數(shù)字三相鎖相環(huán)中含有大量乘法運算和三角函數(shù)運算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實現(xiàn)三角函數(shù)運算，并用Verilog HDL硬件描述語言對優(yōu)化前后的算法進行了編碼實現(xiàn)。仿真和實驗結(jié)果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準確地鎖定相位，具有良好的性能。
標簽： FPGA 數(shù)字 三相 優(yōu)化設(shè)計
上傳時間： 2013-10-22
上傳用戶：emhx1990
設(shè)計了一個基于FPGA的單精度浮點數(shù)乘法器.設(shè)計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設(shè)計在Altera DE2開發(fā)板上進行了驗證.
標簽： FPGA 精度 浮點數(shù) 乘法器設(shè)計
上傳時間： 2013-10-13
上傳用戶：yl1140vista
為了滿足某測控平臺的設(shè)計要求，設(shè)計并實現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計、關(guān)鍵模塊及軟件流程圖。測試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計已經(jīng)成功應(yīng)用于某樣機中。
上傳時間： 2013-10-12
上傳用戶：as275944189
利用FPGA 設(shè)計一個類似點陣LCD 顯示的VGA 顯示控制器，可實現(xiàn)文字及簡單的圖表顯示。工作時只需將要顯示內(nèi)容轉(zhuǎn)換成對應(yīng)字模送入FPGA，即可實現(xiàn)相應(yīng)內(nèi)容的顯示。關(guān)鍵詞：FPGA；VGA；顯示控制 隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域的不斷擴大，其實時處理技術(shù)成為研究的熱點。EDA（電子設(shè)計自動化）技術(shù)的迅猛發(fā)展為數(shù)字圖像實時處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA 的特點適用于進行一些基于像素級的圖像處理[1]。LCD 和CRT 顯示器作為一種通用型顯示設(shè)備，如今已經(jīng)廣泛應(yīng)用于工作和生活中。與嵌入式系統(tǒng)中常用的顯示器件相比，它具有顯示面積大、色彩豐富、承載信息量大、接口簡單等優(yōu)點，如果將其應(yīng)用到嵌入式系統(tǒng)中，可以顯著提升產(chǎn)品的視覺效果。為此，嘗試將VGA 顯示的控制轉(zhuǎn)化到FPGA 來完成實現(xiàn)。
上傳時間： 2013-11-16
上傳用戶：410805624
高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16 路1 :8 串并轉(zhuǎn)換器的實現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計的多路串并轉(zhuǎn)換器可以實現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標簽： FPGA 多路 串并轉(zhuǎn)換
上傳時間： 2013-11-17
上傳用戶：hxy200501
本書主要介紹了基于cpld/fpga的數(shù)字通信系統(tǒng)的設(shè)計原理與建模方法。從通信系統(tǒng)的組成、eda概述及建模的概念開始（第1～2章），圍繞數(shù)字通信系統(tǒng)的vhdl設(shè)計與建模兩條主線，講述了常用基本電路的建模與vhdl編程設(shè)計（第3章），詳細地介紹了數(shù)字通信基帶信號的編譯碼、復(fù)接與分接、同步信號提取、數(shù)字通信基帶和頻帶收發(fā)信系統(tǒng)、偽隨機序列與誤碼檢測等的原理、建模與vhdl編程設(shè)計方法（第4～9章）。全書主要是基于cpld/fpga芯片和利用vhdl語言實現(xiàn)對數(shù)字通信單元及系統(tǒng)的建模與設(shè)計。 全書內(nèi)容新穎，循序漸進，概念清晰，針對性和應(yīng)用性強，既可作為高等院校通信與信息專業(yè)的高年級本科生教材或研究生的參考書，也可供科研人員及工程技術(shù)人員參考。
標簽： CPLD FPGA 數(shù)字通信 系統(tǒng)建模
上傳時間： 2014-01-03
上傳用戶：tiantian
虛擬儀器技術(shù)以其開發(fā)高效、投入成本低等優(yōu)點，在動態(tài)測試及控制領(lǐng)域應(yīng)用越來越廣泛。文中基于虛擬儀器技術(shù)設(shè)計的的高速多通道信號采集系統(tǒng)，用于爆炸應(yīng)力波測試，能夠同時測試64通道的測點數(shù)據(jù)，每通道采樣速率為1MSPS。進行現(xiàn)場實驗，取得了有效數(shù)據(jù)。
標簽： 虛擬儀器技術(shù) 多通道信號 系統(tǒng)設(shè)計 采集
上傳時間： 2013-10-10
上傳用戶：穿著衣服的大衛(wèi)
設(shè)計了一種基于DSP和FPGA的ARINC429總線接口卡。該設(shè)計使用PLX公司的PCI9052和HARRIS公司的HS3282作為專用協(xié)議芯片，TI公司的TMS320F2812作為嵌入式CPU，Altera公司的FPGA芯片EP1C12來進行邏輯控制、時序控制，實現(xiàn)了ARINC429總線接口卡的電路設(shè)計。本接口卡數(shù)據(jù)收發(fā)過程由卡上的DSP控制，無需占用計算機資源，具有高速、可靠、實時性好的優(yōu)點。
上傳時間： 2013-11-20
上傳用戶：zhangdebiao
一個很不錯的人事考勤系統(tǒng),強烈講義大家下載,帶源碼,可以修改
上傳時間： 2013-12-14
上傳用戶：ccclll
基于fpga的嵌入系統(tǒng)的設(shè)計
標簽： fpga 嵌入系統(tǒng)
上傳時間： 2014-11-25
上傳用戶：253189838
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="86eqk"></strike>
<strike id="86eqk"></strike>