本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素，在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數據采用了二比特四電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式，和全并行的設計相比，在滿足譯碼速度的同時，節約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優化了系統的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺，采用Modelsim仿真器對設計進行了功能仿真，結果完全正確。同時提出了一種在被測設計內部插入監視器的調試方法，巧妙地利用了Matlab算法仿真程序的輸出結果，提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試，最大運行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較，比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間： 2013-07-23
上傳用戶：葉山豪
51單片機定時器時間計算工具，即是計算定時器溢出時間TH0，TL0也是研究51單片機定時器的軟件模形。軟件中分析了定時器的工作流程和寄存器功能。可以助你更深刻的了解51單片機定時器。
上傳時間： 2013-06-13
上傳用戶：wengtianzhu
51單片機定時器時間計算工具，即是計算定時器溢出時間TH0，TL0也是研究51單片機定時器的軟件模形。軟件中分析了定時器的工作流程和寄存器功能。可以助你更深刻的了解51單片機定時器。
上傳時間： 2013-05-24
上傳用戶：Aidane
附件是51mini仿真器中文使用手冊，其中包括有51mini的驅動，USB安裝指南及USB驅動程序。 2003 年 SST 公司推出了 SST89C54/58 芯片，并且在官方網站公布了單片機仿真程序，配合 KEIL 可以實現標 準 51 內核芯片的單步調試等等，從而實現了一個簡單的 51 單片機仿真方案，將仿真器直接拉低到一顆芯片的價 格。 但是， 1 分錢 1 分貨，這個仿真方案由于先天的缺陷存在若干重大問題： 占用 p30,p31 端口 占用定時器 2 占用 8 個 sp 空間 運行速度慢 最高通信速度只有 38400，無法運行 c 語言程序。（由于 c 語言程序會調用庫文件，每單步一次 的時間足夠你吃個早飯） 所以，網上大量銷售的這種這種仿真器最多只能仿真跑馬燈等簡單程序，并沒有實際使用價值。51mini 是深 圳市學林電子有限公司開發生產的具有自主知識產權的新一代專業仿真器，采用雙 CPU 方案，一顆負責和 KEIL 解 釋，另外一顆負責運行用戶程序，同時巧妙利用 CPU 的 P4 口通信，釋放 51 的 P30,P31，完美解決了上述問題， 體積更小，是目前價格最低的專業級別 51 單片機仿真器，足以勝任大型項目開發。 51mini仿真器創新設計： 1 三明治夾心雙面貼片，體積縮小到只有芯片大小，真正的“嵌入式”結構。 2 大量采用最新工藝和器件，全貼片安裝，進口鉭電容，貼片電解。 3 采用快恢復保險，即便短路也可有效保護。 4 單 USB 接口，無需外接電源和串口，臺式電腦、無串口的筆記本均適用。三 CPU 設計，采用仿真芯片＋監控 芯片＋USB 芯片結構，是一款真正獨立的仿真器，不需要依賴開發板運行。 5 下載仿真通訊急速 115200bps，較以前版本提高一個數量級(10 倍以上)，單步運行如飛。 6 不占資源，無限制真實仿真（32 個 IO、串口、T2 可完全單步仿真），真實仿真 32 條 IO 腳，包括任意使用 P30 和 P31 口。 7 兼容 keilC51 UV2 調試環境支持單步、斷點、隨時可查看寄存器、變量、IO、內存內容。可仿真各種 51 指 令兼容單片機，ATMEL、Winbond、INTEL、SST、ST 等等。可仿真 ALE 禁止，可仿真 PCA，可仿真雙 DPTR，可仿真 硬件 SPI。媲美 2000 元級別專業仿真器！ 8 獨創多聲響和 led 指示實時系統狀態和自檢。 9 獨創長按復位鍵自動進入脫機運行模式，這時仿真機就相當于目標板上燒好的一個芯片，可以更加真實的運 行。這種情況下實際上就變了一個下載器，而且下次上電時仍然可以運行上次下載的程序。 USB 驅動的安裝 第一步：用隨機 USB 通訊電纜連接儀器的 USB 插座和計算機 USB口；顯示找到新硬件向導，選擇“從列表或指定位置安裝（高級）”選項，進入下一步； 第二步：選擇“在搜索中包括這個位置”，點擊“瀏覽”，定位到配套驅動光盤的驅動程序文件夾，如 E:\驅動程序\XLISP 驅動程序\USBDRIVER2.0\，進入下一步； 第三步：彈出“硬件安裝”對話框，如果系統提示“沒有通過Windows 徽標測試…”，不用理會，點擊“仍然繼續”，向導即開始安裝軟件；然后彈出“完成找到新硬件向導”對話框，點擊完成。 第四步：系統第二次彈出“找到新的硬件向導”對話框，重復以上幾個步驟； 右下角彈出對話框“新硬件已安裝并可以使用了”，表明 USB 驅動已成功安裝。你可以進入系統的：控制面板\系統\硬件\設備管理器中看到以下端口信息， 表示系統已經正確的安裝了 USB 驅動。
上傳時間： 2013-11-02
上傳用戶：貓愛薛定諤
CAT9554 是一款基于I2C 和SMBus 接口的8 位通用型輸入輸出(GPIO)擴展器件，采用CMOS 工藝，一定程度上可緩解I/O 口緊張問題。CAT9554 由以下部分組成：一個輸入寄存器、一個輸出寄存器、一個配置寄存器、一個極性反轉寄存器和一個兼容I²C 與SMBus 的接口。系統主控制器可以通過寫CAT9554 的配置寄存器來配置任何一個引腳的輸入輸出狀態，同時也可以通過寫極性反轉寄存器來反轉任意一個引腳的輸入電平狀態。
上傳時間： 2013-11-19
上傳用戶：nunnzhy
課程簡介 定時器/計數器簡介定時器/計數器特殊功能寄存器功能講解定時器/計數器工作方式定時器/計數器相關計算定時器計數器應用操作流程定時器/計數器程序實例設計1定時器/計數器程序實例設計2課后作業
上傳時間： 2013-11-18
上傳用戶：lz4v4
DAC0832是一個8位D/A轉換器芯片，單電源供電，從+5V～+15V均可正常工作，基準電壓的范圍為±10V，電流建立時間為1μs，CMOS工藝，低功耗20mW。其內部結構如圖9.1所示，它由1個8位輸入寄存器、1個8位DAC寄存器和1個8位D/A轉換器組成和引腳排列如圖1所示。 • DAC0832工作方式• ADC0809工作方式要求掌握：• MCS-51單片機與D/A轉換器的接口連接• MCS-51單片機與A/D轉換器的接口連接• 初始化編程及應用了解：• 典型D/A轉換器芯片DAC0832的管腳功能• 典型A/D轉換器芯片ADC0809的管腳功能
上傳時間： 2014-01-14
上傳用戶：zl520l
帶您從零學單片機之定時器部分 課程簡介1定時器/計數器簡介2定時器/計數器特殊功能寄存器功能講解3 定時器/計數器工作方式4定時器/計數器相關計算5定時器計數器應用操作流程6定時器/計數器程序實例設計17定時器/計數器程序實例設計28課后作業
上傳時間： 2013-11-08
上傳用戶：tiantian
PCA9544A 是NXP 公司生產的I2C 總線多路復用器，通過該器件可以將一路I2C 總線擴展為4 路I2C 總線。將1 路上行SDA/SCL 通道擴展為4 路下行通道。通過對內部可編程寄存器進行配置，在同一時間可以任意選擇一對SCx/SDx 線。器件擁有四路輸入中斷，INT0到INT3，分別對應著四路下行通道。該器件還有一個輸出中斷，輸出中斷的狀態由四個輸入中斷通過“與”邏輯控制。
上傳時間： 2013-11-17
上傳用戶：woshinimiaoye
