亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

F2812 寄存器

  • f2812 GPIO測試程序

    f2812 GPIO測試程序,可參考對f2812的gpio寄存器進行配置

    標簽: f2812 GPIO 測試程序

    上傳時間: 2013-12-19

    上傳用戶:hjshhyy

  • f2812的i2c及e2prom測試程序

    f2812的i2c及e2prom測試程序,可參考f2812的i2c寄存器進行配置

    標簽: e2prom f2812 i2c 測試程序

    上傳時間: 2014-01-11

    上傳用戶:zhuoying119

  • f2812 串口中斷測試程序

    f2812 串口中斷測試程序,可參考對f2812的串口寄存器進行配置

    標簽: f2812 串口中斷 測試程序

    上傳時間: 2016-12-04

    上傳用戶:gtf1207

  • f2812內部AD測試程序

    f2812內部AD測試程序,可參考對f2812的AD寄存器進行配置

    標簽: f2812 測試程序

    上傳時間: 2013-12-27

    上傳用戶:gxf2016

  • 基于TMS320F2808的高效雙向DCDC變換器.rar

    雙向DC/DC變換器(Bi-directionalDC/DCconverters)是能夠根據需要調節能量雙向傳輸的直流/直流變換器。隨著科技的發展,雙向DC/DC變換器的應用需求越來越多,正逐步應用到無軌電車、地鐵、列車、電動車等直流電機驅動系統,直流不間斷電源系統,航天電源等場合。一方面,雙向DC/DC變換器為這些系統提供能量,另一方面,又使可回收能量反向給供電端充電,從而節約能量。 大多數雙向DC/DC變換器采用復雜的輔助網絡來實現軟開關技術,本文所研究的Buck/Boost雙向的DC/DC變換器從拓撲上解決器件軟開關的問題;由于Buck/Boost雙向DC/DC變換器的電流紋波較大,這會帶來嚴重的電磁干擾,本文結合Buck/Boost雙向DC/DC變換器拓撲與磁耦合技術使電感電流紋波減小;由于在同一頻率下不同負載時電流紋波不同,本文在控制時根據負載改變PWM頻率,從而使輕載時的電流紋波均較小。 本文所研究的雙向DC/DC變換器采用DSP處理器進行控制,其原因在于:目前沒有專門用于控制該Buck/Boost雙向DC/DC變換器的控制芯片,而DSP具有多路的高分辨率PWM,通過對DSP寄存器的配置可以實現Buck/Boost雙向DC/DC變換器的控制PWM;DSP具有多路高速的A/D轉換接口,并可以通過配合PWM完成對反饋采樣,具備一定的濾波功能。 本文所研究的數字雙向DC/DC變換器實現了在Buck模式下功率MOSFET的零電壓開通及零電壓關斷,電感電流的交迭使其電感輸出端電流紋波明顯變小,輕載時PWM頻率的提升也使得電流紋波變小。

    標簽: F2808 2808 320F DCDC

    上傳時間: 2013-06-08

    上傳用戶:cy_ewhat

  • 基于FPGA的通用異步收發器的設計.rar

    通用異步收發器(Universal Asynchronous Receiver Transmitter,UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口,被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片,但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢,難以滿足高速率數據傳輸的場合,而更重要的就是它們都具有不可移植性,因此要利用這些芯片來實現PC機和FPGA芯片之間的通信,勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢,提出了一種基于FPGA芯片的嵌入式UART設計方法,其中主要包括狀態機的描述形式以及自頂向下的設計方法,利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊,之后將其集成到FPGA芯片的內部,這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議,主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式,還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力,模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO,采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境,也能適合低速的數據傳輸場合,因此可以達到資源利用的最大化。 在具體的設計過程中,利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明,本課題中所設計的UART滿足預期設計目標。

    標簽: FPGA 異步收發器

    上傳時間: 2013-08-02

    上傳用戶:rocketrevenge

  • 基于FPGA的RS255,223編解碼器的高速并行實現.rar

    隨著信息時代的到來,用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經信道傳輸后,到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(Reed—Solomon)碼是差錯控制領域中一類重要的線性分組碼,由于它編解碼結構相對固定,性能強,不但可以糾正隨機差錯,而且對突發錯誤的糾錯能力也很強,被廣泛應用在數字通信、數據存儲系統中,以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義,而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行,接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構,本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展,譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構,其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理,使編解碼的數據吞吐量大為提高,同時延時更小。 本論文設計了C++仿真平臺,并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設計在滿足編解碼基本功能的基礎上,能夠實現數據的高吞吐量和低延時傳輸,達到性能指標要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現方面的研究成果,具有通用性、可移植性,有一定的理論及經濟價值。

    標簽: FPGA 255 223

    上傳時間: 2013-04-24

    上傳用戶:思琦琦

  • MP3音頻解碼器的FPGA原型芯片設計與實現.rar

    MP3音樂是目前最為流行的音樂格式,因其音質、復雜度與壓縮比的完美折中,占據著廣闊的市場,不僅在互聯網上廣為流傳,而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象,在實時性、面積等約束條件下,研究MP3解碼電路的設計方法,實現FPGA原型芯片,研究MP3原型芯片的驗證方法。 論文的主要貢獻如下: (1)使用算法融合方法合并MP3解碼過程的相關步驟,以減少緩沖區存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊,可以減少一半的讀寫RAM操作;把IMDCT模塊內部的三個算法步驟融合在一起進行設計,可以省去存儲中間計算結果的緩存區單元。 (2)反量化、立體聲處理等模塊中,采用流水線設計技術,設置寄存器把較長的組合邏輯路徑隔開,提高了電路的性能和可靠性;使用連續訪問公共緩存技術,合理規劃各計算子模塊的工作時序,將數據計算的時間隱藏在訪存過程中;充分利用頻率線的零值區特性,有效地減少數據計算量,加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路,完成功能仿真,以Altera公司Stratix II系列的EP2S180 FPGA開發板為平臺,實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5%,其中組合邏輯查找表ALUT為7189個,寄存器共有4024個,系統頻率可達69.6MHz,充分滿足了MP3解碼過程的實時性要求。實驗結果表明,MP3音頻解碼FPGA原型芯片可正常播放聲音,解碼音質良好。

    標簽: FPGA MP3 音頻解碼器

    上傳時間: 2013-07-01

    上傳用戶:xymbian

  • 單電源低功耗A/D轉換器AD7714及其應用

    介紹單電源、低功耗、高精度 A/D轉換器 AD7714的特點、內部寄存器結構和外部接口;詳細闡述 AD7714與單片機 AT89C51的接口技術。

    標簽: 7714 AD 單電源 低功耗

    上傳時間: 2013-06-30

    上傳用戶:CSUSheep

  • 基于以太網接口的ARMJTAG仿真器設計

    在嵌入式系統的開發過程中,仿真器是一個必不可少的開發工具。特別是對于初級嵌入式系統開發工程師,借助一個功能強大的仿真器進行開發工作,可以達到事半功倍的效果。一個嵌入式仿真、調試系統支持單步執行、設置斷點、觀察變量內容及寄存器內容等功能。開發人員可以通過各類調試功能觀察變量和寄存器的變化,從而可以很清楚的了解整個程序運行的狀況,及時的調整和修改程序,并不需要反復的向芯片燒寫程序,就可以完成對于程序的調試工作。 @@ 本文在分析了目前市場上常用仿真器的設計原理的基礎上,提出了以三星公司的S3C44BO ARM7處理器為主CPU,通過以太網接口進行數據傳輸的ARMJTAT仿真器的設計方案。利用這種仿真器進行程序調試,不僅可以大幅度的提高下載速度,還可以實現仿真器資源的共享,而且調試時程序是在目標板上運行,仿真更接近于目標硬件。 @@ 文中首先對于傳統仿真器的設計原理、作用、存在的問題進行了研究,然后提出了基于S3C44BO的以太網接口的ARM-JTAG仿真器的設計。該仿真器的設計主要分為以下幾步:第一,提出總體設計方案,包括硬件的設計及軟件的設計。第二,詳細介紹該仿真器的硬件結構設計和程序開發過程,其中特別對以太網接口的設計進行了研究。第三,總結了該仿真器的功能、特點。 @@關鍵詞:仿真器;S3C44BO;以太網接口;JTAG;LwIP

    標簽: ARMJTAG 以太網接口 仿真器

    上傳時間: 2013-06-16

    上傳用戶:253189838

主站蜘蛛池模板: 松江区| 北碚区| 海丰县| 九台市| 伊通| 银川市| 中阳县| 海盐县| 灵山县| 东莞市| 将乐县| 阳曲县| 中西区| 壤塘县| 南岸区| 台中市| 保亭| 利川市| 大渡口区| 海丰县| 桃源县| 陕西省| 陈巴尔虎旗| 邻水| 高台县| 门源| 出国| 佳木斯市| 长乐市| 九江市| 鹤山市| 临沭县| 济宁市| 什邡市| 漳州市| 兰西县| 都兰县| 姜堰市| 东城区| 榆中县| 丹巴县|