亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

ETSI MAP

  • EDRAW MIND MAP 7.8

    Edraw Mind Map 是一款自動(dòng)布局的思維導(dǎo)圖創(chuàng)作軟件。利用它可以很方便的創(chuàng)作靈感設(shè)計(jì)圖,大腦風(fēng)暴,捕捉、整理構(gòu)思并以圖表的形式表現(xiàn)出它們。 它不僅僅是思維導(dǎo)圖軟件,還集合了概念圖,流程圖,組織結(jié)構(gòu)圖,SWOT圖等等功能??梢耘c微軟Office軟件,PDF,SVG相互支持。最新版本用戶界面與微軟Office 2010相仿,使用起來(lái)也更加方便。

    標(biāo)簽: part USB 協(xié)議

    上傳時(shí)間: 2013-05-22

    上傳用戶:eeworm

  • MIMO-GMC系統(tǒng)中Turbo譯碼器的設(shè)計(jì)及FPGA實(shí)現(xiàn)

    Turbo碼是一類并行級(jí)聯(lián)的系統(tǒng)卷積碼,它是在綜合級(jí)聯(lián)碼、最大后驗(yàn)概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過(guò)對(duì)編碼器結(jié)構(gòu)的巧妙設(shè)計(jì),多個(gè)子碼通過(guò)交織器隔離進(jìn)行并行級(jí)聯(lián)編碼輸出,增大了碼距。譯碼器則以類似內(nèi)燃機(jī)引擎廢氣反復(fù)利用的機(jī)理進(jìn)行迭代譯碼以反復(fù)利用有效信息流,從而獲得卓越的糾錯(cuò)能力。計(jì)算機(jī)仿真表明,Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越,而且具有很強(qiáng)的抗衰落、抗干擾能力,當(dāng)交織長(zhǎng)度足夠長(zhǎng)時(shí),其糾錯(cuò)性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray),即現(xiàn)場(chǎng)可編程門陣列,是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計(jì)周期短、投資小、靈活性強(qiáng)等優(yōu)點(diǎn),逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的理想選擇。 本論文以東南大學(xué)移動(dòng)通信實(shí)驗(yàn)室B3G課題組提出的“支持多天線的廣義多載波無(wú)線傳輸技術(shù)”(MIMO-GMC)為背景,分析了Turbo譯碼算法,并針對(duì)MIMO-GMC系統(tǒng)的迭代接收機(jī)中所采用的外信息保留和聯(lián)合檢測(cè)譯碼迭代的特點(diǎn),完成了采用滑動(dòng)窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計(jì)。整個(gè)譯碼器模塊的設(shè)計(jì)采用Verilog語(yǔ)言描述,并在VirtexⅡPro系列FPGA芯片上實(shí)現(xiàn)。

    標(biāo)簽: MIMO-GMC Turbo FPGA

    上傳時(shí)間: 2013-04-24

    上傳用戶:shanml

  • DVBT發(fā)射機(jī)系統(tǒng)中的OFDM調(diào)制FPGA實(shí)現(xiàn)

    該項(xiàng)目完成的是DVB-T發(fā)射機(jī)系統(tǒng)中OFDM調(diào)制部分的FPGA設(shè)計(jì).DVB-T是ETSI(歐洲電信標(biāo)準(zhǔn)委員會(huì))提出的數(shù)字地面電視廣播系統(tǒng)標(biāo)準(zhǔn),在業(yè)界影響很廣.整個(gè)DVB-T發(fā)射機(jī)系統(tǒng)包括RS編碼,內(nèi)交織,卷積編碼,外交織,星座映射,IFFT變換等主要部分.該項(xiàng)目組負(fù)責(zé)以FPGA為主體的硬件平臺(tái)的搭建及編碼,調(diào)制部分的FPGA軟件設(shè)計(jì),作者完成了2k模式下IFFT變換的軟件設(shè)計(jì).該文首先介紹了OFDM及DVB-T相關(guān)原理,然后比較分析了各種FFT算法及實(shí)現(xiàn)結(jié)構(gòu)的復(fù)雜度,最后采取了一種Radix2

    標(biāo)簽: DVBT OFDM FPGA 發(fā)射機(jī)

    上傳時(shí)間: 2013-05-17

    上傳用戶:gundamwzc

  • Turbo碼編譯碼以及其FPGA實(shí)現(xiàn)的研究

    本文以Turbo碼譯碼器的FPGA實(shí)現(xiàn)為目標(biāo),對(duì)Turbo碼的迭代譯碼算法及用硬件語(yǔ)言實(shí)現(xiàn)其譯碼算法進(jìn)行了深入研究。 本文首先在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了深入的研究,并用C語(yǔ)言對(duì)其MAP譯碼算法進(jìn)行了驗(yàn)證仿真,接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測(cè)試。隨后本文就一些對(duì)MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對(duì)比。 最后,考慮到硬件實(shí)現(xiàn)的簡(jiǎn)化,MAX-Log-MAP算法成為了本文的硬件實(shí)現(xiàn)方案。本文采用了模塊化設(shè)計(jì),在對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)的基礎(chǔ)上提出了一些改進(jìn)的方案,對(duì)Turbo碼編碼器設(shè)計(jì)中的同步問(wèn)題進(jìn)行了改進(jìn),對(duì)分塊并行Turbo碼譯碼算法的硬件實(shí)現(xiàn)進(jìn)行了研究。在設(shè)計(jì)中綜合運(yùn)用了“自頂向下”和“自下而上”的設(shè)計(jì)方去,通過(guò)功能模塊分割,合理設(shè)置系統(tǒng)參數(shù),并通過(guò)模塊之間的參數(shù)傳遞,使Turbo碼編譯碼器具有較好的靈活性。

    標(biāo)簽: Turbo FPGA 編譯碼

    上傳時(shí)間: 2013-04-24

    上傳用戶:wengtianzhu

  • Turbo碼譯碼算法研究及其FPGA實(shí)現(xiàn)

    在通信系統(tǒng)中,人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯?,信道糾錯(cuò)編碼技術(shù)一直是人們研究的重點(diǎn)。1993年,Turbo碼的提出,以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動(dòng),并成為研究糾錯(cuò)編碼的熱點(diǎn)課題。經(jīng)過(guò)十幾年的研究和發(fā)展,目前,Turbo碼已經(jīng)走向了實(shí)用化的道路,如何用硬件實(shí)現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點(diǎn)。 論文以基于FPGA實(shí)現(xiàn)Turbo碼譯碼器為研究目標(biāo),首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)和交織算法。然后重點(diǎn)分析了MAP譯碼算法,Log-MAP譯碼算法和:Max-Log-MAP譯碼算法,并對(duì)三種譯碼算法進(jìn)行了詳細(xì)的理論推導(dǎo)和計(jì)算復(fù)雜度的定量分析比較,對(duì)影響Turbo碼譯碼性能的主要因素進(jìn)行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎(chǔ)之上,選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)。主要針對(duì)FPGA實(shí)現(xiàn)的數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和基于3GPP標(biāo)準(zhǔn)的Turbo碼譯碼器的內(nèi)交織的FPGA設(shè)計(jì)進(jìn)行了深入研究,完成了固定譯碼長(zhǎng)度的Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn),并利用ModelSim和MATLAB分別對(duì)譯碼器進(jìn)行了功能時(shí)序驗(yàn)證和FPGA定點(diǎn)仿真測(cè)試。

    標(biāo)簽: Turbo FPGA 譯碼 算法研究

    上傳時(shí)間: 2013-07-09

    上傳用戶:caixiaoxu26

  • Turbo碼編碼譯碼算法與FPGA實(shí)現(xiàn)方法的研究

    本文主要研究Turbo碼的編碼和譯碼算法及其FPGA硬件實(shí)現(xiàn).在概述信道編碼理論及其發(fā)展歷程之后,簡(jiǎn)要地論述了Turbo碼的原理.然后分別對(duì)Turbo碼的MAP譯碼算法,LOG-MAP算法進(jìn)行推導(dǎo),在給出LOG-MAP的推導(dǎo)之后,提出了對(duì)于LOG-MAP譯碼算法的兩點(diǎn)改進(jìn),采用三階牛頓插值函數(shù)對(duì)校驗(yàn)函數(shù)進(jìn)行擬合,采用雙滑動(dòng)窗口技術(shù)取代傳統(tǒng)的單滑動(dòng)窗口技術(shù).Turb碼還有一種譯碼復(fù)雜度相對(duì)較低的算法——SOVA算法,本文也給出了SOVA算法的詳細(xì)推導(dǎo)過(guò)程.在對(duì)LOG-MAP和SOVA算法的詳細(xì)推導(dǎo)之后,本文給出Turbo碼的軟件仿真,采用Matlab語(yǔ)言編寫Turbo碼仿真系統(tǒng)程序,仿真系統(tǒng)比較了單滑動(dòng)窗口技術(shù)和雙滑動(dòng)窗口技術(shù)在不同的信噪比下的譯碼性能.在軟件仿真的基礎(chǔ)上,本文給出了Turbo碼編碼器和采用LOG-MAP譯碼算法譯碼器的FPGA硬件實(shí)現(xiàn)方法.

    標(biāo)簽: Turbo FPGA 編碼譯碼 算法

    上傳時(shí)間: 2013-06-19

    上傳用戶:plsee

  • Turbo碼編譯器FPGA設(shè)計(jì)與實(shí)現(xiàn)

    1993年,Turbo碼的提出,以其接近Shannon極限的優(yōu)異的性能在編碼界引起了轟動(dòng),并成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展,目前,Turbo碼已經(jīng)應(yīng)用到很多實(shí)際通信系統(tǒng)中。同時(shí),如何實(shí)現(xiàn)Turbo碼編譯碼器成為了人們研究的重點(diǎn)。 論文以基于FPGA實(shí)現(xiàn)Turbo碼編譯碼器為研究目標(biāo),首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)。然后分析了MAP譯碼算法,Log-MAP譯碼算法和Max-Log-MAP譯碼算法,接著仔細(xì)分析了對(duì)系統(tǒng)性能影響的各個(gè)參數(shù)并逐一進(jìn)行選擇,最后對(duì)各個(gè)選擇的系統(tǒng)進(jìn)行仿真,對(duì)仿真的結(jié)果進(jìn)行比較論證,確定滿足系統(tǒng)性能要求的各個(gè)參數(shù)。 論文在系統(tǒng)仿真分析論證的基礎(chǔ)之上,進(jìn)行了Turbo碼編碼器的設(shè)計(jì)實(shí)現(xiàn)和硬件測(cè)試,選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)和硬件測(cè)試。最后完成整個(gè)通信系統(tǒng)的搭建和調(diào)試。主要針對(duì)FPGA實(shí)現(xiàn)的數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究,完成了固定譯碼長(zhǎng)度的Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn),并利用ModelSim和MATLAB分別對(duì)譯碼器進(jìn)行了時(shí)序功能驗(yàn)證和FPGA定點(diǎn)仿真測(cè)試。

    標(biāo)簽: Turbo FPGA 編譯器

    上傳時(shí)間: 2013-05-30

    上傳用戶:www240697738

  • 基于FPGA的Turbo碼編譯碼器研究與實(shí)現(xiàn)

    本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo),對(duì)Turbo碼的編譯碼算法和用硬件語(yǔ)言將其實(shí)現(xiàn)進(jìn)行了深入的研究。 首先,在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了介紹,確定了Max-log-MAF算法的譯碼算法,結(jié)合CCSDS標(biāo)準(zhǔn),在實(shí)現(xiàn)編碼器時(shí),針對(duì)標(biāo)準(zhǔn)中給定的幀長(zhǎng)、碼率與交織算法,以及偽隨機(jī)序列模塊與幀同步模塊,提出了相應(yīng)解決方案;而在相應(yīng)的譯碼器設(shè)計(jì)中,采用了FPGA設(shè)計(jì)中“自上而下”的設(shè)計(jì)方法,權(quán)衡硬件實(shí)現(xiàn)復(fù)雜度與處理時(shí)延等因素,優(yōu)先考慮面積因素,提高元件的重復(fù)利用率和降低電路復(fù)雜度,來(lái)實(shí)現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個(gè)系統(tǒng)分割成不同的功能模塊,分別闡述了實(shí)現(xiàn)過(guò)程。 然后,基于Verilog HDL 設(shè)計(jì)出12位固點(diǎn)數(shù)據(jù)的Turbo編譯碼器以及仿真驗(yàn)證平臺(tái),與用Matlab語(yǔ)言設(shè)計(jì)的相同指標(biāo)的浮點(diǎn)數(shù)據(jù)譯碼器進(jìn)行性能比較,得到該設(shè)計(jì)的功能驗(yàn)證。 最后,研究了Tuxbo碼譯碼器幾項(xiàng)最新技術(shù),如滑動(dòng)窗譯碼,歸一化處理,停止迭代技術(shù)結(jié)合流水線電路設(shè)計(jì),將改進(jìn)后的譯碼器與先前設(shè)計(jì)的譯碼器分別在ISE開發(fā)環(huán)境中針對(duì)目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合,證實(shí)了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量,減少譯碼時(shí)延和存儲(chǔ)器面積從而降低功耗。

    標(biāo)簽: Turbo FPGA 編譯碼器

    上傳時(shí)間: 2013-04-24

    上傳用戶:haohaoxuexi

  • 偽隨機(jī)序列發(fā)生器的FPGA設(shè)計(jì)與實(shí)現(xiàn)

    偽隨機(jī)序列 (Pseudo-Random Sequence,PRS)廣泛應(yīng)用于密碼學(xué)、擴(kuò)頻通信、雷達(dá)、導(dǎo)航等領(lǐng)域,其設(shè)計(jì)和分析一直是國(guó)際上的研究熱點(diǎn)?;煦缧蛄凶鳛橐环N性能優(yōu)良的偽隨機(jī)序列,近年來(lái)受到越來(lái)越多的關(guān)注。尋找一種性能更為良好的混沌偽隨機(jī)序列(ChaosPseudo Random Sequence,CPRS)并且完成其硬件實(shí)現(xiàn),在理論研究與工程應(yīng)用上都是十分有價(jià)值的?;谇醒舆t橢圓反射腔映射混沌系統(tǒng)(Tangent-Delay Ellipse Reflecting Cavity map System,TD-ERCS)已被理論分析和測(cè)試證明具有良好的密碼學(xué)性質(zhì)。本文介紹了一種基于TD-ERCS構(gòu)造偽隨機(jī)序列發(fā)生器 (Pseudo Random SequenceGenerator,PRSG)的新方法;并基于這種方法,提出了以現(xiàn)場(chǎng)可編程門陣列 (Field Programmable Gate Array,F(xiàn)PGA)為平臺(tái)的硬件設(shè)計(jì)實(shí)現(xiàn)方案,采用硬件描述語(yǔ)言 (VHSIC Hardware DescriptionLanguage,VHDL )完成了整個(gè)系統(tǒng)的設(shè)計(jì),通過(guò)了仿真與適配,完成了硬件調(diào)試;詳細(xì)地論述了系統(tǒng)總體框架及內(nèi)部模塊設(shè)計(jì),重點(diǎn)介紹了TD-ERCS算法實(shí)現(xiàn)單元的設(shè)計(jì),并在系統(tǒng)中設(shè)計(jì)加入了異步串行接口,完善了整個(gè)系統(tǒng)的模塊化,可使系統(tǒng)嵌入到現(xiàn)有的各類密碼系統(tǒng)與設(shè)備中;基于FDELPHI編程環(huán)境,完成了計(jì)算機(jī)應(yīng)用軟件的設(shè)計(jì),為使用基于TD-ERCS開發(fā)的PRSG硬件產(chǎn)品提供了人機(jī)交互界面,也為分析與測(cè)試硬件系統(tǒng)產(chǎn)生的CPRS提供了方便;同時(shí)依據(jù)美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究院 (National Institute of Standards andTechnology,NIST)提出的偽隨機(jī)序列性能指標(biāo),對(duì)軟件與硬件系統(tǒng)產(chǎn)生的CPRS進(jìn)行了標(biāo)準(zhǔn)測(cè)試,軟件方法所得序列各項(xiàng)性能指標(biāo)完全合格,硬件FPGA所得序列僅三項(xiàng)測(cè)試未能通過(guò),其原因有待進(jìn)一步研究。

    標(biāo)簽: FPGA 偽隨機(jī)序列 發(fā)生器

    上傳時(shí)間: 2013-06-20

    上傳用戶:heart520beat

  • 硬件工程師手冊(cè)

    目 錄 第一章 概述 3 第一節(jié) 硬件開發(fā)過(guò)程簡(jiǎn)介 3 §1.1.1 硬件開發(fā)的基本過(guò)程 4 §1.1.2 硬件開發(fā)的規(guī)范化 4 第二節(jié) 硬件工程師職責(zé)與基本技能 4 §1.2.1 硬件工程師職責(zé) 4 §1.2.1 硬件工程師基本素質(zhì)與技術(shù) 5 第二章 硬件開發(fā)規(guī)范化管理 5 第一節(jié) 硬件開發(fā)流程 5 §3.1.1 硬件開發(fā)流程文件介紹 5 §3.2.2 硬件開發(fā)流程詳解 6 第二節(jié) 硬件開發(fā)文檔規(guī)范 9 §2.2.1 硬件開發(fā)文檔規(guī)范文件介紹 9 §2.2.2 硬件開發(fā)文檔編制規(guī)范詳解 10 第三節(jié) 與硬件開發(fā)相關(guān)的流程文件介紹 11 §3.3.1 項(xiàng)目立項(xiàng)流程: 11 §3.3.2 項(xiàng)目實(shí)施管理流程: 12 §3.3.3 軟件開發(fā)流程: 12 §3.3.4 系統(tǒng)測(cè)試工作流程: 12 §3.3.5 中試接口流程 12 §3.3.6 內(nèi)部驗(yàn)收流程 13 第三章 硬件EMC設(shè)計(jì)規(guī)范 13 第一節(jié) CAD輔助設(shè)計(jì) 14 第二節(jié) 可編程器件的使用 19 §3.2.1 FPGA產(chǎn)品性能和技術(shù)參數(shù) 19 §3.2.2 FPGA的開發(fā)工具的使用: 22 §3.2.3 EPLD產(chǎn)品性能和技術(shù)參數(shù) 23 §3.2.4 MAX + PLUS II開發(fā)工具 26 §3.2.5 VHDL語(yǔ)音 33 第三節(jié) 常用的接口及總線設(shè)計(jì) 42 §3.3.1 接口標(biāo)準(zhǔn): 42 §3.3.2 串口設(shè)計(jì): 43 §3.3.3 并口設(shè)計(jì)及總線設(shè)計(jì): 44 §3.3.4 RS-232接口總線 44 §3.3.5 RS-422和RS-423標(biāo)準(zhǔn)接口聯(lián)接方法 45 §3.3.6 RS-485標(biāo)準(zhǔn)接口與聯(lián)接方法 45 §3.3.7 20mA電流環(huán)路串行接口與聯(lián)接方法 47 第四節(jié) 單板硬件設(shè)計(jì)指南 48 §3.4.1 電源濾波: 48 §3.4.2 帶電插拔座: 48 §3.4.3 上下拉電阻: 49 §3.4.4 ID的標(biāo)準(zhǔn)電路 49 §3.4.5 高速時(shí)鐘線設(shè)計(jì) 50 §3.4.6 接口驅(qū)動(dòng)及支持芯片 51 §3.4.7 復(fù)位電路 51 §3.4.8 Watchdog電路 52 §3.4.9 單板調(diào)試端口設(shè)計(jì)及常用儀器 53 第五節(jié) 邏輯電平設(shè)計(jì)與轉(zhuǎn)換 54 §3.5.1 TTL、ECL、PECL、CMOS標(biāo)準(zhǔn) 54 §3.5.2 TTL、ECL、MOS互連與電平轉(zhuǎn)換 66 第六節(jié) 母板設(shè)計(jì)指南 67 §3.6.1 公司常用母板簡(jiǎn)介 67 §3.6.2 高速傳線理論與設(shè)計(jì) 70 §3.6.3 總線阻抗匹配、總線驅(qū)動(dòng)與端接 76 §3.6.4 布線策略與電磁干擾 79 第七節(jié) 單板軟件開發(fā) 81 §3.7.1 常用CPU介紹 81 §3.7.2 開發(fā)環(huán)境 82 §3.7.3 單板軟件調(diào)試 82 §3.7.4 編程規(guī)范 82 第八節(jié) 硬件整體設(shè)計(jì) 88 §3.8.1 接地設(shè)計(jì) 88 §3.8.2 電源設(shè)計(jì) 91 第九節(jié) 時(shí)鐘、同步與時(shí)鐘分配 95 §3.9.1 時(shí)鐘信號(hào)的作用 95 §3.9.2 時(shí)鐘原理、性能指標(biāo)、測(cè)試 102 第十節(jié) DSP技術(shù) 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特點(diǎn)與應(yīng)用 109 §3.10.3 TMS320 C54X DSP硬件結(jié)構(gòu) 110 §3.10.4 TMS320C54X的軟件編程 114 第四章 常用通信協(xié)議及標(biāo)準(zhǔn) 120 第一節(jié) 國(guó)際標(biāo)準(zhǔn)化組織 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二節(jié) 硬件開發(fā)常用通信標(biāo)準(zhǔn) 122 §4.2.1 ISO開放系統(tǒng)互聯(lián)模型 122 §4.2.2 CCITT G系列建議 123 §4.2.3 I系列標(biāo)準(zhǔn) 125 §4.2.4 V系列標(biāo)準(zhǔn) 125 §4.2.5 TIA/EIA 系列接口標(biāo)準(zhǔn) 128 §4.2.5 CCITT X系列建議 130 參考文獻(xiàn) 132 第五章 物料選型與申購(gòu) 132 第一節(jié) 物料選型的基本原則 132 第二節(jié) IC的選型 134 第三節(jié) 阻容器件的選型 137 第四節(jié) 光器件的選用 141 第五節(jié) 物料申購(gòu)流程 144 第六節(jié) 接觸供應(yīng)商須知 145 第七節(jié) MRPII及BOM基礎(chǔ)和使用 146

    標(biāo)簽: 硬件工程師

    上傳時(shí)間: 2013-05-28

    上傳用戶:pscsmon

主站蜘蛛池模板: 曲靖市| 永昌县| 灵山县| 雷州市| 华阴市| 民乐县| 云安县| 辽阳市| 抚州市| 原阳县| 荔波县| 江津市| 孟津县| 高阳县| 唐山市| 东莞市| 额济纳旗| 多伦县| 瑞丽市| 威信县| 新营市| 思茅市| 阿坝县| 望都县| 尼玛县| 阿拉尔市| 阿克陶县| 名山县| 阜阳市| 宁津县| 嘉定区| 虎林市| 阜南县| 富顺县| 莱州市| 方正县| 贵阳市| 修文县| 延川县| 顺昌县| 龙山县|