亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

DSP-FPGA

  • 清華大學Altera FPGA工程師成長手冊(光盤視頻)

       《Altera FPGA工程師成長手冊》以altera公司的fpga為例,由淺入深,全面、系統地詳細講述了基于可編程邏輯技術的設計方法?!禔ltera FPGA工程師成長手冊》講解時穿插了大量典型實例,便于讀者理解和演練。另外,為了幫助讀者更好地學習,《Altera FPGA工程師成長手冊》提供了配套語音教學視頻,這些視頻和《Altera FPGA工程師成長手冊》源代碼一起收錄于《Altera FPGA工程師成長手冊》配書光盤中。   《Altera FPGA工程師成長手冊》涉及面廣,從基本的軟件使用到一般電路設計,再到nios ⅱ軟核處理器的設計,幾乎涉及fpga開發設計的所有知識。具體內容包括:eda開發概述、altera quartus ii開發流程、altera quartus ii開發向導、vhdl語言、基本邏輯電路設計、宏模塊、lpm函數應用、基于fpga的dsp開發設計、sopc系統構架、soc系統硬件開發、sopc系統軟件開發、nios ii常用外設、logiclock優化技術等。

    標簽: Altera FPGA 清華大學 工程師

    上傳時間: 2013-10-29

    上傳用戶:思索的小白

  • 基于FPGA的DDC設計及仿真

        在軟件無線電數字接收機中,從AD前端采集過來的數字信號頻率高達72 MHz,如此高的頻率使得后端DSP不能直接完成相關的數字信號處理任務。因此合理的設計基于FPGA的DDC,以降低數字信號頻率,方便后端DSP實時完成相關的數字信號處理任務就顯得尤為重要。在很多數字信號處理系統中,數字信號頻率是非常高的,而后端數字信號處理器件幾乎不能滿足系統的實時性要求,此時通過合理的設計DDC就可以解決上述問題。

    標簽: FPGA DDC 仿真

    上傳時間: 2014-12-28

    上傳用戶:432234

  • 北京理工大學FPGA講義

      專用集成電路( ASIC )的出現   􀁻 ASIC的提出和發展說明集成電路進入了一個新階段。   􀁻 通用的、標準的集成電路已不能完全適應電子系統的急劇變化和更新換代。各個電子系統廠家都希望生產出具有自己特色的合格產品,只有ASIC產品才能達到這種要求。這也就是自80年代中期以來,ASIC得到廣泛重視的根本原因。   􀁻 ASIC電路的蓬勃發展推動著設計方法和設計工具的完善,同時也促進著系統設計人員與芯片設計人員的結合和相互滲透。   FPGA的發展:IC-〉ASIC-〉FPGA   􀁻 FPGA分類、結構、設計流程,FPGA設計工具:   􀁻 VHDL   􀁻 Verilog   􀁻 VHDL的仿真   􀁻 VHDL的綜合   􀁻 FPGA實現過程   􀁻 FPGA實現高性能DSP   􀁻 FPGA嵌入式系統設計

    標簽: FPGA 理工 大學 講義

    上傳時間: 2013-11-06

    上傳用戶:lanjisu111

  • 基于Actel FPGA的CoreFFT應用

    CoreFFT 是Actel 公司提供的基于Actel FPGA 結構優化的微秒級FFT 運算軟核,為客戶提供功能強大和高效的DSP 解決方案。CoreFFT 應用于Actel 以Flash 和反熔絲技術為基礎的現場可編程門陣列(FPGA)器件,專為講求高可靠性的應用場合而設計,如雷達、地面和高空通信、聲學、石油和醫療信號處理等,應用于需要耐受高溫并對固件錯誤和輻射有免疫能力的場合。CoreFFT 可生成專為Actel FPGA 而優化的軟核,進行FFT 變換,將信號從時域轉移至頻域,從而分析信號的頻譜構成。

    標簽: CoreFFT Actel FPGA

    上傳時間: 2014-01-17

    上傳用戶:hj_18

  • 基于Actel FPGA的雙端口RAM設計

    基于Actel FPGA 的雙端口RAM 設計雙端口RAM 芯片主要應用于高速率、高可靠性、對實時性要求高的場合,如實現DSP與PCI 總線芯片之間的數據交換接口電路等。但普通雙端口RAM 最大的缺點是在兩個CPU發生競爭時,有一方CPU 必須等待,因而降低了訪問效率。IDT 公司推出的專用雙端口RAM 芯片解決了普通雙端口RAM 內部競爭問題,并融合了中斷、旗語、主從功能。它具有存取速度快、功耗低、可完全異步操作、接口電路簡單等優點,但缺點也非常明顯,那就是價格太昂貴。為解決IDT 專用雙端口RAM 芯片的價格過高問題,廣州致遠電子有限公司推出了一種全新的基于Actel FPGA 的雙端口RAM 的解決方案。該方案采用Actel FPGA 實現,不僅具有IDT 專用雙端口RAM 芯片的所有性能特點,更是在價格上得到了很大改善,以A3P060雙端口RAM 為例,在相同容量(2K 字節)下,其價格僅為IDT 專用芯片的六分之一。

    標簽: Actel FPGA RAM 雙端口

    上傳時間: 2013-10-22

    上傳用戶:blacklee

  • 基于FPGA和CMX589A的GMSK調制器設計與實現

    GMSK信號具有很好的頻譜和功率特性,特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動突發通信系統。根據GMSK調制的特點,提出 亍一種以FPGA和CMX589A為硬件裁體的GMSK調制器的設計方案,并給出了方案的具體實現,包括系統結構、利用CMX589A實現的高斯濾波器、 FPGA實現的調制指數為O.5的FM調制器以及控制器。對系統功能和性能測試結果表明,指標符合設計要求,工作穩定可靠。 關鍵詞:GMSK;DDS;FM調制器;FPGAl 引 言 由于GMSK調制方式具有很好的功率頻譜特性,較優的誤碼性能,能夠滿足移動通信環境下對鄰道干擾的嚴格要求,因此成為GSM、ETS HiperLANl以及GPRS等系統的標準調制方式。目前GMSK調制技術主要有兩種實現方法,一種是利用GMSK ASIC專用芯片來完成,典型的產品如FX589或CMX909配合MC2833或FX019來實現GMSK調制。這種實現方法的特點是實現簡單、基帶信 號速率可控,但調制載波頻率固定,沒有可擴展性。另外一種方法是利用軟件無線電思想采用正交調制的方法在FPGA和DSP平臺上實現。其中又包括兩種實現 手段,一種是采用直接分解將單個脈沖的高斯濾波器響應積分分成暫態部分和穩態部分,通過累加相位信息來實現;另一種采用頻率軌跡合成,通過采樣把高斯濾波 器矩形脈沖響應基本軌跡存入ROM作為查找表,然后通過FM調制實現。這種利用軟件無線電思想實現GMSK調制的方法具有調制參數可變的優點,但由于軟件 設計中涉及到高斯低通濾波、相位積分和三角函數運算,所以調制器參數更改困難、實現復雜。綜上所述,本文提出一種基于CMX589A和FPGA的GMSK 調制器設計方案。與傳統實現方法比較具有實現簡單、調制參數方便可控和軟件剪裁容易等特點,適合于CDPD、無中心站等多種通信系統,具有重要現實意義。

    標簽: FPGA 589A GMSK CMX

    上傳時間: 2013-10-24

    上傳用戶:thesk123

  • 基于FPGA的PAL-VGA轉換器的實現

    介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數字視頻信號到800×600 的VGA 格式轉換的實現方法。關鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數監控系統中采用的高解析度攝像機均由47 萬像素的CCD 圖像傳感器采集圖像, 經DSP 處理后輸出的PAL 制數字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實時監視, 這就需要將隔行PAL 制數字視頻轉換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進行實時顯示, 本文采用一種近似的雙線性插值方法對圖像進行放大。隨著微電子技術及其制造工藝的發展, 可編程邏輯器件的邏輯門密度有了很大提高, 現場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復以及系統配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強, 因此FPGA 在現代電子系統設計中發揮著越來越重要的作用。本課題的設計就是采用VHDL 描述, 基于FPGA 來實現的。

    標簽: PAL-VGA FPGA 轉換器

    上傳時間: 2013-12-03

    上傳用戶:aa54

  • 基于FPGA的多通道HDLC通信系統設計與實現

    為了滿足某測控平臺的設計要求,設計并實現了基于FPGA的六通道HDLC并行通信系統。該系統以FPGA為核心,包括FPGA、DSP、485轉換接口等部分。給出了系統的電路設計、關鍵模塊及軟件流程圖。測試結果表明,系統通訊速度為1 Mb/s,并且工作穩定,目前該設計已經成功應用于某樣機中。

    標簽: FPGA HDLC 多通道 通信

    上傳時間: 2013-11-25

    上傳用戶:王成林。

  • 對Altera 28nm FPGA浮點DSP設計流程和性能的獨立分析

      電子發燒友網核心提示:Altera公司昨日宣布,在業界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理(DSP)設計。獨立技術分析公司Berkeley設計技術有限公司(BDTI)驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發套件上簡單方便的高效實現Altera浮點DSP設計流程,同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。    Altera的浮點DSP設計流程經過規劃,能夠快速適應可參數賦值接口的設計更改,其工作環境包括來自MathWorks的MATLAB和 Simulink,以及Altera的DSP Builder高級模塊庫,支持FPGA設計人員比傳統HDL設計更迅速的實現并驗證復數浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP,這些應用包括,雷達、無線基站、工業自動化、儀表和醫療圖像等。

    標簽: Altera FPGA DSP 28

    上傳時間: 2015-01-01

    上傳用戶:sunshie

  • Alter FPGA的設計流程以及DSP設計

    Alter FPGA的設計流程以及DSP設計.

    標簽: Alter FPGA DSP 設計流程

    上傳時間: 2013-11-07

    上傳用戶:dudu1210004

主站蜘蛛池模板: 定日县| 玉山县| 清水河县| 桓仁| 浦县| 茌平县| 杭锦后旗| 通海县| 平顶山市| 藁城市| 玉溪市| 遵化市| 永仁县| 金阳县| 越西县| 五大连池市| 绥滨县| 洪江市| 永州市| 循化| 龙川县| 金堂县| 财经| 台南县| 盐源县| 双柏县| 平潭县| 改则县| 新源县| 葫芦岛市| 康马县| 宁城县| 类乌齐县| 马边| 资阳市| 定结县| 桐乡市| 宜章县| 乌审旗| 奉化市| 奈曼旗|