1、整個(gè)程序共三個(gè)文件（數(shù)據(jù)庫(kù)、WEB頁(yè)面、頁(yè)面調(diào)用) 2、調(diào)用后顯示：總IP量、今日訪問(wèn)量、今日IP量、昨日IP量、最高IP量、平均IP量、共統(tǒng)計(jì)天數(shù) 3、打開(kāi)Counter.asp就可以任意調(diào)整顯示需要的數(shù)據(jù) 4、可以隨意查詢某天的訪問(wèn)量
標(biāo)簽： Counter WEB asp 頁(yè)
上傳時(shí)間： 2014-12-22
上傳用戶：sssl
avr encoder counter source code project. read out encoder and send to UART. implemented on ATMega16
標(biāo)簽： encoder implemented ATMega1 counter
上傳時(shí)間： 2014-01-13
上傳用戶：330402686
CPN能提供強(qiáng)大的分類功能.介紹CPN(Counter Propagation Networks)神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)、訓(xùn)練及計(jì)算的基礎(chǔ)上,詳細(xì)討論了CPN在離散事件動(dòng)態(tài)系統(tǒng)(DEDS)仿真、仿真優(yōu)化等方面的應(yīng)用。
標(biāo)簽： CPN Propagation Networks Counter
上傳時(shí)間： 2016-09-06
上傳用戶：海陸空653
VHDL examples for counter design, use QuickLogic eclips
標(biāo)簽： QuickLogic examples counter design
上傳時(shí)間： 2016-10-05
上傳用戶：水中浮云
利用LMP的20bit counter,比自帶的cout進(jìn)位要快的多。已經(jīng)同錯(cuò)綜合和時(shí)序仿真。
標(biāo)簽： counter cout LMP bit
上傳時(shí)間： 2016-11-11
上傳用戶：1101055045
利用VHDL編寫(xiě)的counter程序，基于FLIP-FLOP
標(biāo)簽： counter VHDL 編寫(xiě) 程序
上傳時(shí)間： 2013-12-24
上傳用戶：無(wú)聊來(lái)刷下
With realize based on the FPGA programmable timer counter 8253 designs
標(biāo)簽： programmable realize counter designs
上傳時(shí)間： 2014-01-24
上傳用戶：gxf2016
a simple implementation of a frequency meter with the BCD-counter and the 7-segment LED display
標(biāo)簽： implementation BCD-counter frequency the
上傳時(shí)間： 2014-12-04
上傳用戶：wkchong
JC2_VHD is a bi-directional 4-bit Johnson counter with stop control
標(biāo)簽： bi-directional Johnson counter control
上傳時(shí)間： 2017-03-23
上傳用戶：zgu489
example for F-counter soft with PIC16F84A
標(biāo)簽： F-counter example soft with
上傳時(shí)間： 2014-11-30
上傳用戶：小眼睛LSL
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
