電子發(fā)燒友網核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復數(shù)高性能浮點數(shù)字信號處理（DSP）設計。獨立技術分析公司Berkeley設計技術有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡單方便的高效實現(xiàn)Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設計流程經過規(guī)劃，能夠快速適應可參數(shù)賦值接口的設計更改，其工作環(huán)境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設計人員比傳統(tǒng)HDL設計更迅速的實現(xiàn)并驗證復數(shù)浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP，這些應用包括，雷達、無線基站、工業(yè)自動化、儀表和醫(yī)療圖像等。
上傳時間： 2015-01-01
上傳用戶：sunshie
100-Gb光傳送網（OTN）復用轉發(fā)器 a. 提供連續(xù)數(shù)據(jù)范圍在600 Mbps到14.1 Gbps之間的串行收發(fā)器，通過使用方便的部分重新配置功能支持多標準客戶側接口； b. 44個獨立發(fā)送時鐘域，提高了時鐘靈活性； c. 收發(fā)器集成電信號散射補償（EDC）功能，可直接驅動光模塊（SFP+、SFP、QSFP、CFP）； d. 支持下一代光接口的28-Gbps收發(fā)器； e. 替代外部壓控晶體振蕩器（VCXO）的高級fPLL。
上傳時間： 2013-11-10
上傳用戶：pzw421125
1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上 經過研究發(fā)現(xiàn)，漢諾塔的破解很簡單，就是按照移動規(guī)則向一個方向移動金片： 如3階漢諾塔的移動：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，漢諾塔問題也是程序設計中的經典遞歸問題
標簽： 移動 發(fā)現(xiàn)
上傳時間： 2016-07-25
上傳用戶：gxrui1991
7段數(shù)碼顯示譯碼器設計7段數(shù)碼是純組合電路，通常的小規(guī)模專用IC，如74或4000系列的器件只能作十進制BCD碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運算都是二進制的，所以輸出表達都是十六進制的，為了滿足十六進制數(shù)的譯碼顯示，最方便的方法就是利用譯碼程序在FPGA/CPLD中來實現(xiàn)。例子作為七段譯碼器，輸出信號LED7S的7位分別接數(shù)碼管的7個段，高位在左，低位在右。例如當LED7S輸出為“1101101”時，數(shù)碼管的7個段g、f、e、d、c、b、a分別接1、1、0、1、1、0、1；接有高電平的段發(fā)亮，于是數(shù)碼管顯示“5”。
標簽： 數(shù)碼顯示 數(shù)碼 譯碼器 組合電路
上傳時間： 2014-01-26
上傳用戶：1427796291
溫度華氏轉變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }
上傳時間： 2014-11-10
上傳用戶：wpwpwlxwlx
溫度華氏轉變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }
上傳時間： 2013-12-12
上傳用戶：亞亞娟娟123
給定兩個集合A、B，集合內的任一元素x滿足1 ≤ x ≤ 109，并且每個集合的元素個數(shù)不大于105。我們希望求出A、B之間的關系。 任 務 ：給定兩個集合的描述，判斷它們滿足下列關系的哪一種： A是B的一個真子集，輸出“A is a proper subset of B” B是A的一個真子集，輸出“B is a proper subset of A” A和B是同一個集合，輸出“A equals B” A和B的交集為空，輸出“A and B are disjoint” 上述情況都不是，輸出“I m confused!”
標簽：
上傳時間： 2017-03-15
上傳用戶：yulg
1Quartus II軟件的安裝2Quartus II軟件的使用、開發(fā)板的使用本章將通過3個完整的例子，一步一步的手把手的方式完成設計，完成這3個設計，并得到正確的結果，將會快速、有效的掌握在Altera Quartusll軟件環(huán)境下進行FPGA設計與開發(fā)的方法、流程，并熟悉開發(fā)板的使用。2.1原理圖方式設計3-8譯碼器一、設計目的1、通過設計一個3-8譯碼器，掌握祝組合邏輯電路設計的方法。2、初步了解Quartusll采用原理圖方式進行設計的流程。3、初步掌握FPGA開發(fā)的流程以及基本的設計方法、基本的仿真分析方法。二、設計原理三、設計內容四、設計步驟1、建立工程文件1）雙擊桌面上的Quartus II的圖標運行此軟件。
上傳時間： 2022-07-18
上傳用戶：
數(shù)字圖像處理技術是信息科學中近幾十年來發(fā)展最為迅速的學科之一。目前，數(shù)字圖像處理技術被廣泛應用于航空航天、通信、醫(yī)學及工業(yè)生產等領域中。數(shù)字圖像處理的特點是處理的數(shù)據(jù)量大，處理非常耗時，本文研究了在FPGA上用硬件描述語言實現(xiàn)圖像處理算法，通過功能模塊的硬件化，解決了視頻圖像處理的速度問題。隨著微電子技術的高速發(fā)展，F(xiàn)PGA為數(shù)字圖像信號處理在算法、系統(tǒng)結構上帶來了新的方法和思路。 本文設計的基于FPGA的圖像處理系統(tǒng)，是一個具有視頻圖像采集、圖像處理、圖像顯示功能的圖像處理系統(tǒng)。該系統(tǒng)采用Altera公司FPGA芯片作為中央處理器，由視頻解碼模塊、圖像處理模塊、視頻編碼模塊組成。模擬視頻信號由CCD傳感器送入，經視頻解碼芯片SAA7113轉換成數(shù)字視頻信號后，圖像處理模塊完成中值濾波和邊緣檢測這兩種圖像處理算法，視頻編碼芯片SAA7121將數(shù)字視頻信號轉換成模擬視頻信號輸出。 整個設計及各個模塊都在Altera公司的開發(fā)環(huán)境QuartusⅡ以及第三方仿真軟件Modelsim上進行了仿真及邏輯綜合。仿真結果表明，使用FPGA硬件處理圖像數(shù)據(jù)不僅能夠獲得良好的處理效果，處理速度也遠遠高于軟件法處理的方法。
標簽： FPGA 數(shù)字圖像處理
上傳時間： 2013-04-24
上傳用戶：han_zh
隨著以計算機技術為核心的信息技術的迅速發(fā)展以及信息的爆炸式增長，人類獲得的視覺信息很大一部分是從各種各樣的電子顯示器件上獲得的。這對顯示器件的要求也越來越高。在這些因素的驅動下，顯示技術也取得了飛速的發(fā)展。使用FPGA/CPLD設計的液晶控制器具有很高的靈活性，可以根據(jù)不同的液晶類型、尺寸、使用場合，特別是不同的工業(yè)產品，做一些特殊的設計，以最小的代價滿足系統(tǒng)的要求。而且可以解決通用的液晶顯示控制器本身固有的一些缺點。 本文設計了一個采用FPGA設計的液晶顯示控制器，主要解決以下內容：采用Cyclone芯片設計的液晶控制器；采用硬件描述語言進行的液晶顯示控制器設計，重點介紹了如何通過特殊設計控制器與CPU協(xié)調的工作，驅動系統(tǒng)所需時序信號的產生，STN液晶彩色屏灰度顯示的時間抖動算法和幀率控制原理及實現(xiàn)，顯示數(shù)據(jù)的緩沖、轉化方法，使用FPGA設計的用于本系統(tǒng)的特殊SDRAM控制器，以及液晶控制器通過該SDRAM控制器進行顯示緩沖器的管理，還有很重要的一點是各個模塊之間的同步處理。這款液晶控制器在實際中的使用效果證明了本課題介紹的液晶控制器方案是一個非常可行的，具有廣泛的通用性。 關鍵詞：液晶控制器、SDRAM控制器、時序信號發(fā)生器、灰度顯示、時間抖動算法
上傳時間： 2013-04-24
上傳用戶：ryanxue
