CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產(chǎn)品的樣品開發(fā)與小批量生產(chǎn)。本書從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā)，以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景，系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能特點(diǎn)、設(shè)計(jì)方法以及相應(yīng)的EDA工具軟件，重點(diǎn)介紹CPLD/FPGA在數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字通信與數(shù)字信號(hào)處理等領(lǐng)域中的應(yīng)用。\r\n 本書內(nèi)容新穎、技術(shù)先進(jìn)、由淺入深，既有關(guān)于大規(guī)模可編輯邏輯器件的系統(tǒng)論述，又有豐富的設(shè)計(jì)應(yīng)用實(shí)例。對(duì)于從事各類
標(biāo)簽： CPLD FPGA 數(shù)字系統(tǒng)設(shè)計(jì) 電子書
上傳時(shí)間： 2013-09-06
上傳用戶：Maple
緒論 3線性及邏輯器件新產(chǎn)品優(yōu)先性計(jì)算領(lǐng)域4PCI Express®多路復(fù)用技術(shù)USB、局域網(wǎng)、視頻多路復(fù)用技術(shù)I2C I/O擴(kuò)展及LED驅(qū)動(dòng)器RS-232串行接口靜電放電(ESD)保護(hù)服務(wù)器/存儲(chǔ)10GTL/GTL+至LVTTL轉(zhuǎn)換PCI Express信號(hào)開關(guān)多路復(fù)用I2C及SMBus接口RS-232接口靜電放電保護(hù)消費(fèi)醫(yī)療16電源管理信號(hào)調(diào)節(jié)I2C總線輸入/輸出擴(kuò)展電平轉(zhuǎn)換靜電放電保護(hù) 手持設(shè)備22電平轉(zhuǎn)換音頻信號(hào)路由I2C基帶輸入/輸出擴(kuò)展可配置小邏輯器件靜電放電保護(hù)鍵區(qū)控制娛樂燈光顯示USB接口工業(yè)自動(dòng)化31接口——RS-232、USB、RS-485/422繼電器及電機(jī)控制保持及控制：I2C I/O擴(kuò)展信號(hào)調(diào)節(jié)便攜式工業(yè)（掌上電腦/掃描儀） 36多路復(fù)用USB外設(shè)卡接口接口—RS-232、USB、RS-485/422I2C控制靜電放電保護(hù) 對(duì)于任意外部接口連接器的端口來說，靜電放電的沖擊一直是對(duì)器件可靠性的威脅。許多低電壓核心芯片或系統(tǒng)級(jí)的特定用途集成電路(ASIC)提供了器件級(jí)的人體模型(HBM)靜電放電保護(hù)，但無法應(yīng)付系統(tǒng)級(jí)的靜電放電。一個(gè)卓越的靜電放電解決方案應(yīng)該是一個(gè)節(jié)省空間且經(jīng)濟(jì)高效的解決方案，可保護(hù)系統(tǒng)的相互連接免受外部靜電放電的沖擊。
上傳時(shí)間： 2013-10-18
上傳用戶：mikesering
LVDS(低壓差分信號(hào))標(biāo)準(zhǔn)ANSI/TIA /E IA26442A22001廣泛應(yīng)用于許多接口器件和一些ASIC及FPGA中。文中探討了LVDS的特點(diǎn)及其PCB (印制電路板)設(shè)計(jì),糾正了某些錯(cuò)誤認(rèn)識(shí)。應(yīng)用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計(jì)算方法,給出了計(jì)算單線阻抗和差分阻抗的公式,通過實(shí)際計(jì)算說明了差分阻抗與單線阻抗的區(qū)別,并給出了PCB布線時(shí)的幾點(diǎn)建議。關(guān)鍵詞: LVDS, 阻抗分析, 阻抗計(jì)算, PCB設(shè)計(jì) LVDS (低壓差分信號(hào))是高速、低電壓、低功率、低噪聲通用I/O接口標(biāo)準(zhǔn),其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號(hào)輸出邊緣變化很快,其信號(hào)通路表現(xiàn)為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進(jìn)行PCB (印制電路板)設(shè)計(jì)時(shí),超高速PCB設(shè)計(jì)和差分信號(hào)理論就顯得特別重要。
上傳時(shí)間： 2013-11-19
上傳用戶：水中浮云
eda的發(fā)展趨勢： 在一個(gè)芯片上完成的系統(tǒng)級(jí)的集成已成為可能可編程邏輯器件開始進(jìn)入傳統(tǒng)的ASIC市場EDA工具和IP核應(yīng)用更為廣泛高性能的EDA工具得到長足的發(fā)展計(jì)算機(jī)硬件平臺(tái)性能大幅度提高，為復(fù)雜的SoC設(shè)計(jì)提供了物理基礎(chǔ)。
上傳時(shí)間： 2013-11-05
上傳用戶：Togetherheronce
The MAX14885E, a 2:2 VGA switch, connects a VGA source to a VGA monitor. To ease direct connection to graphics controllers orthe ASIC, the MAX14885E has two supplies: VCC, a 5V ±5% supply, drives the VGA side interface; and the VL supply sets the logicswitching thresholds on the digital input pins (EN, S00, S01, S10, S11, SHA, SHB, SVA, and SVB). This application note documentsthe proper sequencing of the VCC and VL power supplies on power-up.
標(biāo)簽： 14885E 14885 MAX VGA
上傳時(shí)間： 2013-10-23
上傳用戶：wuchunzhong
1、設(shè)計(jì)任務(wù)： 設(shè)計(jì)一個(gè)能夠顯示年月日及時(shí)分秒的電子時(shí)鐘。 2、要 求： 利用單片機(jī)芯片AT89C52，和DS1302芯片，使得數(shù)碼管7SEG-MP X8-A-BLUE顯示年月日和時(shí)間，時(shí)間和年月日分開顯示，屏幕顯示時(shí)間。 單片機(jī)電子時(shí)鐘
標(biāo)簽： 1302 DS 51單片機(jī) 電子時(shí)鐘
上傳時(shí)間： 2014-11-30
上傳用戶：xianglee
DSP的使用正呈爆炸式發(fā)展。OFDM、GPS相關(guān)器、FFT、FIR濾波器或H.264之類計(jì)算密集型算法在從移動(dòng)電話到汽車的各種應(yīng)用中都很常見。設(shè)計(jì)人員實(shí)現(xiàn)DSP有三種選擇：他們可以使用DSP處理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其極大的NRE和較長研制周期使其對(duì)許多設(shè)計(jì)而言并不適用。定制ASIC的研制周期可達(dá)一年之久，比最終產(chǎn)品的使用壽命都長。FPGA已占居較大的市場份額，因?yàn)槠淠芴峁┍菵SP處理器更好的吞吐量，而且沒有ASIC的極大NRE和較長研制周期。 因此，常常將基于ARM的MCU和FPGA結(jié)合使用來實(shí)現(xiàn)這些設(shè)計(jì)，其中FPGA實(shí)現(xiàn)設(shè)計(jì)的DSP部分。然而，F(xiàn)PGA也有其自身的不足--最突出的是功耗很高(靜態(tài)功耗接近2W)，且性能比ASIC慢。FPGA時(shí)鐘用于邏輯執(zhí)行時(shí)通常限制為50MHz，而ASIC可以400MHz或更高頻率執(zhí)行邏輯。其他缺點(diǎn)還包括在IP載入基于SRAM的FPGA時(shí)安全性還不夠理想，成本也較高。盡管FPGA成本已迅速降低，但價(jià)格通常在10,000片左右就不再下降，因此仍比較昂貴。 新型可定制Atmel處理器（CAP）MCU具有的門密度、單元成本、性能和功耗接近基于單元的ASIC，而NRE較低且開發(fā)時(shí)間較快。與基于ARM的非可定制標(biāo)準(zhǔn)產(chǎn)品MCU一樣，不需要單獨(dú)的ARM許可。 可定制MCU利用新型金屬可編程單元結(jié)構(gòu)（MPCF）ASIC技術(shù)，其門密度介于170K門/mm2與210K門/mm2之間，與基于單元的ASIC相當(dāng)。例如，實(shí)現(xiàn)D觸發(fā)器（DFF）的MPCF單元與標(biāo)準(zhǔn)的單元DFF都使用130nm的工藝，所用面積差不多相同。
上傳時(shí)間： 2013-10-29
上傳用戶：xymbian
硬件電路設(shè)計(jì)之主芯片選型 平臺(tái)的選擇很多時(shí)候和系統(tǒng)選擇的算法是相關(guān)的，所以如果要提高架構(gòu)，平臺(tái)的設(shè)計(jì)能力，得不斷提高自身的算法設(shè)計(jì)，復(fù)雜度評(píng)估能力，帶寬分析能力。 常用的主處理器芯片有：單片機(jī)，ASIC，RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC和SuperH )，DSP和FPGA等，這些處理器的比較在網(wǎng)上有很多的文章，在這里不老生常談了，這里只提1個(gè)典型的主處理器選型案例
標(biāo)簽： 硬件電路設(shè)計(jì) 芯片選型
上傳時(shí)間： 2013-11-05
上傳用戶：HGH77P99
M50X系列SAM卡讀寫模塊采用高性能ASIC處理器基站;用戶不必關(guān)心射頻基站的復(fù)雜控制方法，只需通過簡單的選定UART,IIC等接口發(fā)送命令就可以實(shí)現(xiàn)對(duì)卡片完全的操作。該系列讀寫模塊支持裝有實(shí)時(shí)卡片操作系統(tǒng)COS的SAM卡片及其兼容卡片。
標(biāo)簽： 讀寫卡 模塊 應(yīng)用手冊(cè)
上傳時(shí)間： 2013-11-03
上傳用戶：GeekyGeek
摘 要:簡要介紹了圖像邊緣檢測的基本概念,針對(duì)其硬件實(shí)現(xiàn)的基本模型進(jìn)行探討;分析其關(guān)鍵算術(shù)單元,采用了多種優(yōu)化措施并引入了流水線的設(shè)計(jì)方法以滿足高速應(yīng)用的要求;提出了3種不同的FIR濾波器實(shí)現(xiàn)結(jié)構(gòu);最終完成FPGA和ASIC設(shè)計(jì),對(duì)不同結(jié)構(gòu)的實(shí)現(xiàn)數(shù)據(jù)進(jìn)行比較并給出了結(jié)論,實(shí)現(xiàn)結(jié)果表明該設(shè)計(jì)可以滿足高速系統(tǒng)應(yīng)用場合。關(guān)鍵詞:邊緣檢測;FIR濾波器;流水線設(shè)計(jì);超前進(jìn)位加法;FPGA
標(biāo)簽： 圖像邊緣檢測 高速數(shù)字 濾波器設(shè)計(jì) 實(shí)現(xiàn)研究
上傳時(shí)間： 2014-12-27
上傳用戶：xingisme
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
