亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

ASIC-MP

  • 基于FPGA的遠程視頻傳輸系統

    本文對基于FPGA的遠程視頻傳輸系統進行了研究。主要內容如下: (1)在系統發送端將數據采集等邏輯控制和圖像壓縮集成在一片FPGA上,此方案減小了系統體積,提高了系統的集成度。 (2)系統圖像壓縮部分基于FPGA的二維小波變換的設計與實現,選用5/3整數提升小波,提升過程采用折疊結構可以節省系統的資源。采用FPGA實現小波變換與使用DSP處理器的“DSP+ASIC”方案相比,具有速度快,數據寬度可任意設置的特點,并且VHDL語言具有可移植性的特點,具有更強的通用性。 (3)數據采集時采用乒乓操作存儲輪流向兩片外部存儲器存、取采集的圖像數據,能夠保證圖像整幀采集和穩定連續的數據壓縮和數據傳輸,節約緩存空間,提高了速度,優于單存儲器的方法。

    標簽: FPGA 遠程視頻 傳輸系統

    上傳時間: 2013-06-01

    上傳用戶:superhand

  • 基于FPGA的通用數字化音頻處理平臺

    目前對數字化音頻處理的具體實現主要集中在以DSP或專用ASIC芯片為核心的處理平臺的開發方面,存在著并行處理性能差,系統升級和在線配置不靈活等缺點。另一方面現有解決方案的設計主要集中于處理器芯片,而對于音頻編解碼芯片的關注度較低,而且沒有提出過從芯片層到PCB板層的完整設計思路。本文針對上述問題對數字化音頻處理平臺進行了研究,主要內容包括: 1、提出了基于FPGA的通用音頻處理平臺,該方案有別于現有的基于MCU、DSP和其它專用ASIC芯片的方案,論證了基于FPGA的音頻處理系統的結構及設計工作流程,并對嵌入式音頻處理系統專門進行了研究。 2、提出了從芯片層到PCB板層的完整設計思路,并將設計思路得以實現。完成了FPGA的設計及實現過程,包括:系統整體分析,設計流程分析,配置模塊和數據通信模塊的RTL實現等;解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題;給出配置和數據通信模塊的功能方框圖;從多個角度完善PCB板設計,給出了各個系統組成部分的詳細設計方案和硬件電路原理圖,并附有PCB圖。 3、建立了實驗和分析環境,完成了各項實驗和分析工作,主要包括:PCB板信號完整性分析和優化,FPGA系統中各個功能模塊的實驗與分析等。實驗和分析結果論證了系統設計的合理性和實用性。 本文的研究與實現工作通過實驗和分析得到了驗證。結果表明,本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數字化音頻處理系統完全可以實現音頻信號的數字化處理,從而可以將FPGA在數字信號處理領域的優點充分發揮于音頻信號處理領域。

    標簽: FPGA 通用數字 處理平臺 音頻

    上傳時間: 2013-06-09

    上傳用戶:gaojiao1999

  • 船用導航雷達數字信號處理設計

    當今的船用導航雷達具有數字化、多功能、高性能、多接口、網絡化。同時要求具有高可靠性、高集成度、低成本,信號處理單元的小型化,產品更新周期短。要同時滿足上述需求,高集成度的器件應用是必須的。同時開發周期要短,需求軟件的可移植性要強,并且是模塊化設計,現場可編程門陣列器件(FPGA)已經成為設計首選。 現場可編程門陣列是基于通過可編程互聯連接的可配置邏輯塊(CLB)矩陣的可編程半導體器件。與為特殊設計而定制的專用集成電路(ASIC)相對,FPGA可以針對所需的應用或功能要求進行編程。雖然具有一次性可編程(OTP)FPGA,但是主要是基于SRAM的,其可隨著設計的演化進行重編程。CLB是FPGA內的基本邏輯單元。實際數量和特性會依器件的不同而不同,但是每個CLB都包含一個由4或6個輸入、一些選型電路(多路復用器等)和觸發器組成的可配置開關矩陣。開關矩陣是高度靈活的,可以進行配置以便處理組合邏輯、移位寄存器或RAM。當今的FPGA已經遠遠超出了先前版本的基本性能,并且整合了常用功能(如RAM、時鐘管理和:DSP)的硬(ASIC型)塊。由于具有可編程特性,所以FPGA是眾多市場的理想之選。它高集成度,以及用于設計的強大軟件平臺、IP核、在線升級可滿足需求。 本文介紹了基于FPGA實現船用導航雷達數字信號處理的設計,這是一個具體的、已經完成并進行小批量生產的產品,對指導實踐具有一定意義。

    標簽: 導航雷達 數字信號處理

    上傳時間: 2013-04-24

    上傳用戶:稀世之寶039

  • 全數字OQPSK解調算法的研究及FPGA實現

    隨著各種通信系統數量的日益增多,為了充分地利用有限的頻譜資源,高頻譜利用率的調制技術不斷被應用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡調制技術,具有較高的頻譜利用率和功率利用率,廣泛應用于衛星通信系統和地面移動通信系統。因此,對于OQPSK全數字解調技術的研究具有一定的理論價值。 本文以軟件無線電和全數字解調的相關理論為指導,成功設計并實現了基于FPGA的OQPSK全數字解調。論文介紹了OQPSK全數字接收解調原理和基于軟件無線電設計思想的全數字接收機的基本結構,詳細闡述了當今OQPSK數字解調中載波頻率同步、載波相位同步、時鐘同步和數據幀同步的一些常用算法,并選擇了相應算法構建了三種系統級的實現方案。通過MATLAB對解調方案的仿真和性能分析,確定了FPGA中的系統實現方案。在此基礎上,本文采用VerilogHDL硬件描述語言在Altera公司的Quartus II開發平臺上設計了同步解調系統中的各個模塊,還對各模塊和整個系統在ModelSim中進行了時序仿真驗證,并對設計中出現的問題進行了修正。最后,經過FPGA調試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實際測試,本文對系統方案進行了最終的改進與調整。 實際測試結果表明,本文的設計最終能夠達到了預期的指標和要求。本課題設計經過時序和資源優化后還可以向ASIC和系統級SOC轉化,以進一步縮小系統體積、降低成本和提高電路的可靠性,因此具有良好的實際應用價值。

    標簽: OQPSK FPGA 全數字 解調

    上傳時間: 2013-07-14

    上傳用戶:aappkkee

  • 海信HDP2968CH/HDP2978CH(ASIC機芯8380)彩電電路圖

    海信HDP2968CH彩電電路圖海信HDP2968CH彩色電視機電路圖,海信HDP2968CH彩電圖紙,海信HDP2968CH原理圖

    標簽: HDP 2968 CH 2978

    上傳時間: 2013-05-21

    上傳用戶:zhangsan123

  • Synplity 9.6.20

    軟件具有極高的性能,有助于大幅提高工作效率,必將成為設計人員在 FPGA 或 ASIC 硬件中實現 DSP 功能時的首選技術

    標簽: Synplity 20

    上傳時間: 2013-06-17

    上傳用戶:lzm033

  • DSP Builder 10.10

    對于CPLD、FPGA和HardCopy? ASIC設計,Quartus? II軟件10.1是業界性能和效能首屈一指的軟件,現在可以下載。這一最新版軟件引入了Qsys,它是功能強大的系統集成新工具。在Quartus II訂購版軟件10.1中以beta版的形式提供Qsys,它提高了系統開發速度,支持設計重用,從而縮短了FPGA設計過程,減輕了工作量。

    標簽: Builder 10.10 DSP

    上傳時間: 2013-06-10

    上傳用戶:yd19890720

  • Synplicity 9.6.20

    軟件具有極高的性能,有助于大幅提高工作效率,必將成為設計人員在 FPGA 或 ASIC 硬件中實現 DSP 功能時的首選技術

    標簽: Synplicity 20

    上傳時間: 2013-07-07

    上傳用戶:wuyuying

  • HDL Designer Series 2010.2a win320

    Mentor Graphics HDL Designer 工具套件,為客戶帶來生產力更高的設計輸入、分析與管理功能,包括更強大的聯機資料表格,無論設計復雜性如何,都能迅速建立高品質且結構良好的硬件描述語言。HDL Designer Series可協助工程師迅速輸入和分析復雜的ASIC、FPGA和系統單芯片設計,讓客戶新產品于更短時間內上

    標簽: Designer 2010.2 Series HDL

    上傳時間: 2013-08-05

    上傳用戶:hustfanenze

  • FPGA布線算法的研究

    現場可編程門陣列(FPGA)是一種可實現多層次邏輯器件。基于SRAM的FPGA結構由邏輯單元陣列來實現所需要的邏輯函數。FPGA中,互連線資源是預先定制的,這些資源是由各種長度的可分割金屬線,緩沖器和.MOS管實現的,所以相對于ASIC中互連線所占用的面積更大。為了節省芯片面積,一般都采用單個MOS晶體管來連接邏輯資源。MOS晶體管的導通電阻可以達到千歐量級,可分割金屬線段的電阻相對于MOS管來說是可以忽略的,然而它和地之間的電容達到了0.1pf[1]。為了評估FPGA的性能,用HSPICE仿真模型雖可以獲得非常精確的結果,但是基于此模型需要花費太多的時間。這在基于時序驅動的工藝映射和布局布線以及靜態時序分析中都是不可行的。于是,非常迫切地需要一種快速而精確的模型。 FPGA中連接盒、開關盒都是由MOS管組成的。FPGA中的時延很大部分取決于互連,而MOS傳輸晶體管在互連中又占了很大的比重。所以對于MOS管的建模對FPGA時延估算有很大的影響意義。對于MOS管,Muhammad[15]采用導通電阻來代替MOS管,然后用。Elmore[3]時延和Rubinstein[4]時延模型估算互連時延。Elmore時延用電路的一階矩來近似信號到達最大值50%時的時延,而Rubinstein也是通過計算電路的一階矩估算時延的上下邊界來估算電路的時延,然而他們都是用來計算RC互連時延。傳輸管是非線性器件,所以沒有一個固定的電阻,這就造成了Elmore時延和Rubinstein時延模型的過于近似的估算,對整體評估FPGA的性能帶來負面因素。 本論文提出快速而精確的現場可編程門陣列FPGA中的互連資源MOS傳輸管時延模型。首先從階躍信號推導出適合50%時延的等效電阻模型,然后在斜坡輸入的時候,給出斜坡輸入時的時延模型,并且給出等效電容的計算方法。結果驗證了我們精確的時延模型在時間上的開銷少的性能。 在島型FPGA中,單個傳輸管能夠被用來作為互連線和互連線之間的連接,或者互連線和管腳之間的連接,如VPR把互連線和管腳作為布線資源,管腳只能單獨作為輸入或者輸出管腳,以致于它們不是一個線網的起點就是線網的終點。而這恰恰忽略了管腳實際在物理上可以作為互連線來使用的情況(VPR認為dogleg現象本身對性能提高不多)。本論文通過對dogleg現象進行了探索,并驗證了在使用SUBSET開關盒的情況下,dogleg能提高FPGA的布通率。

    標簽: FPGA 布線 法的研究

    上傳時間: 2013-07-24

    上傳用戶:yezhihao

主站蜘蛛池模板: 元朗区| 仙游县| 四平市| 青田县| 玉山县| 河间市| 樟树市| 叙永县| 阳春市| 石狮市| 五河县| 江门市| 武汉市| 天全县| 讷河市| 罗甸县| 广平县| 来安县| 乐业县| 沽源县| 遂昌县| 镶黄旗| 新巴尔虎右旗| 苗栗市| 乌拉特后旗| 延边| 兴安盟| 乐都县| 田阳县| 苍南县| 黄陵县| 通江县| 昔阳县| 浮梁县| 固阳县| 黑山县| 徐汇区| 宽城| 绥滨县| 图们市| 武威市|