亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

ASIC-MP

  • 可編程ASIC集成數(shù)字系統(tǒng)

    可編程ASIC集成數(shù)字系統(tǒng)

    標(biāo)簽: ASIC 可編程 集成 數(shù)字系統(tǒng)

    上傳時間: 2013-08-02

    上傳用戶:eeworm

  • 可編程ASIC集成數(shù)字系統(tǒng)-420頁-11.1M.rar

    專輯類----可編程邏輯器件相關(guān)專輯 可編程ASIC集成數(shù)字系統(tǒng)-420頁-11.1M.rar

    標(biāo)簽: ASIC 11.1 420

    上傳時間: 2013-04-24

    上傳用戶:aappkkee

  • 可編程ASIC集成數(shù)字系統(tǒng)-420頁-11.1M.pdf

    專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G 可編程ASIC集成數(shù)字系統(tǒng)-420頁-11.1M.pdf

    標(biāo)簽: ASIC 11.1 420

    上傳時間: 2013-04-24

    上傳用戶:hhkpj

  • 數(shù)字邏輯電路的ASIC設(shè)計.pdf.rar

    書名:數(shù)字邏輯電路的ASIC設(shè)計/實(shí)用電子電路設(shè)計叢書 作者:(日)小林芳直 著,蔣民 譯,趙寶瑛 校 出版社:科學(xué)出版社 原價:30.00 出版日期:2004-9-1 ISBN:9787030133960 字?jǐn)?shù):348000 頁數(shù):293 印次: 版次:1 紙張:膠版紙 開本: 商品標(biāo)識:8901735 編輯推薦 -------------------------------------------------------------------------------- 內(nèi)容提要 -------------------------------------------------------------------------------- 本書是“實(shí)用電子電路設(shè)計叢書”之一。本書以實(shí)現(xiàn)高速高可靠性的數(shù)字系統(tǒng)設(shè)計為目標(biāo),以完全同步式電路為基礎(chǔ),從技術(shù)實(shí)現(xiàn)的角度介紹ASIC邏輯電路設(shè)計技術(shù)。內(nèi)容包括:邏輯門電路、邏輯壓縮、組合電路、Johnson計數(shù)器、定序器設(shè)計及應(yīng)用等,并介紹了實(shí)現(xiàn)最佳設(shè)計的各種工程設(shè)計方法。 本書可供信息工程、電子工程、微電子技術(shù)、計算技術(shù)、控制工程等領(lǐng)域的高等院校師生及工程技術(shù)人員、研制開發(fā)人員學(xué)習(xí)參考。 目錄 -------------------------------------------------------------------------------- 第1章 ASIC=同步式設(shè)計=更高可靠性設(shè)計方法的實(shí)現(xiàn) 1.1 面向高性能系統(tǒng)的設(shè)計 1.2 同步電路的不足 1.3 同步電路設(shè)計 1.4 ASIC機(jī)能設(shè)計方法有待思考的地方 第2章 邏輯門電路詳解 2.1 邏輯門電路的最基本的知識 2.2 加法電路及其構(gòu)成方法 2.3 其他輸入信號為3位的邏輯單元 2.4 復(fù)合邏輯門電路的調(diào)整 第3章 邏輯壓縮與奎恩·麥克拉斯基法 3.1 除去玻色項(xiàng)的方法 3.2 奎恩·麥克拉斯基法 第4章 組合電路設(shè)計 4.1 選擇器、解碼器、編碼器 4.2 比較和運(yùn)算電路的設(shè)計 第5章 計數(shù)器電路的設(shè)計 5.1 計數(shù)器設(shè)計的基礎(chǔ) 5.2 各種各樣的計數(shù)器設(shè)計 5.3 LFSR(M系列發(fā)生器)的設(shè)計 第6章 江遜計數(shù)器 6.1 設(shè)計高可靠性的江遜計數(shù)器 6.2 沖刷順序的組成 第7章 定序器設(shè)計 7.1 定序器電路設(shè)計的基礎(chǔ)知識 7.2 把江遜計數(shù)器制作成狀態(tài)機(jī) 7.3 一比特?zé)嵛粻顟B(tài)機(jī)與江遜狀態(tài)機(jī) 7.4 跳躍動作的設(shè)計 第8章 定序器的高可靠化技術(shù) 8.1 高可靠性定序器概述 8.2 關(guān)注高可靠性江遜狀態(tài)機(jī) 第9章 定序器的應(yīng)用設(shè)計 9.1 軟件處理與硬件處理 9.2 自動扶梯的設(shè)計 9.3 信號機(jī)的設(shè)計 9.4 數(shù)碼存錢箱的設(shè)計 9.5 數(shù)字鎖相環(huán)的設(shè)計 第10章 實(shí)現(xiàn)最佳設(shè)計的方法 10.1 如何杜絕運(yùn)行錯誤的產(chǎn)生 10.2 16位乘法器的電路整定 10.3 冒泡分類器(bubble sorter)的電路設(shè)定 參考文獻(xiàn)

    標(biāo)簽: ASIC 數(shù)字邏輯電路

    上傳時間: 2013-06-15

    上傳用戶:龍飛艇

  • 基于FPGA組的ASIC邏輯驗(yàn)證技術(shù)研究

    隨著ASIC設(shè)計規(guī)模的增長,功能驗(yàn)證已成為整個開發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗(yàn)證方法已難以滿足應(yīng)用的要求,基于FPGA組的原型驗(yàn)證方法能有效縮短系統(tǒng)的開發(fā)周期,可提供更快更全面的驗(yàn)證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計規(guī)模的增長,單芯片已無法容納整個設(shè)計,所以常常需要對設(shè)計進(jìn)行邏輯分割,將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗(yàn)證系統(tǒng)的可配置互連結(jié)構(gòu)和ASIC邏輯分割算法進(jìn)行了深入的研究,提出了FPGA陣列的非對稱可配置互連結(jié)構(gòu)。與現(xiàn)有的對稱互連結(jié)構(gòu)相比,該結(jié)構(gòu)能提供更多的互連通道,可實(shí)現(xiàn)對I/O數(shù)量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進(jìn)行了較深入的研究。針對現(xiàn)有的兩類分割算法存在的不足,提出并實(shí)現(xiàn)了基于設(shè)計模塊的邏輯分割算法,該算法有三個重要特征:1)基于設(shè)計代碼;2)以模塊作為邏輯分割的最小單位;3)使用模塊資源信息指導(dǎo)邏輯分割過程,避免了設(shè)計分割過程的盲目性,簡化了邏輯分割過程。 本文還對并行邏輯分割方法進(jìn)行了研究,提出了兩種基于不同任務(wù)分配策略的并行分割算法,并對其進(jìn)行了模擬和性能分析;驗(yàn)證了采用并行方案對ASIC邏輯進(jìn)行分割和映射的可行性。 最后基于改進(jìn)的芯片互連結(jié)構(gòu),使用原型系統(tǒng)驗(yàn)證方法對某一大規(guī)模ASIC設(shè)計進(jìn)行了邏輯分割和功能驗(yàn)證。實(shí)驗(yàn)結(jié)果表明,使用改進(jìn)后的FPGA陣列互連結(jié)構(gòu)可以更方便和快捷地實(shí)現(xiàn)ASIC設(shè)計的分割和驗(yàn)證,不但能顯著提高芯片間互連路徑的利用率,而且能給邏輯分割乃至整個驗(yàn)證過程提供更好的支持,滿足現(xiàn)在和將來大規(guī)模ASIC邏輯驗(yàn)證的需求。

    標(biāo)簽: FPGA ASIC 邏輯 驗(yàn)證技術(shù)

    上傳時間: 2013-06-12

    上傳用戶:極客

  • 采用帶有收發(fā)器的全系列40-nm FPGA和ASIC實(shí)現(xiàn)創(chuàng)新設(shè)計

    本文介紹帶有收發(fā)器的全系列40-nmFPGA和ASIC,發(fā)揮前沿技術(shù)優(yōu)勢,在前一代創(chuàng)新基礎(chǔ)上,解決下一代系統(tǒng)難題。

    標(biāo)簽: FPGA ASIC 40 nm

    上傳時間: 2013-07-26

    上傳用戶:84425894

  • 一種簡單高效的MPEG-2 MP@HL視頻解碼器

    本文基于數(shù)據(jù)驅(qū)動原理提出并用 FPGA 實(shí)現(xiàn)了MPEG-2 MP@HL 的視頻解碼器。該解碼器中的各個模塊具有高內(nèi)聚,低耦合的特點(diǎn)。只要各個模塊符合數(shù)據(jù)驅(qū)動的工作方式,模塊就能自我正常工作。由

    標(biāo)簽: MPEG 視頻解碼器

    上傳時間: 2013-06-19

    上傳用戶:y562413679

  • 高級ASIC芯片綜合

    ·【內(nèi)容簡介】本書第2版描述了使用Synopsys工具進(jìn)行ASIC芯片綜合、物理綜合、形式驗(yàn)證和靜態(tài)時序分析的最新概念和技術(shù),同時針對VDSM(超深亞微米)工藝的完整ASIC設(shè)計流程的設(shè)計方法進(jìn)行了深入的探討。.本書的重點(diǎn)是使用Synopsys32具解決各種VDSM問題的實(shí)際應(yīng)用。讀者將詳細(xì)了解有效處理復(fù)雜亞微米ASIC的設(shè)計方法,其重點(diǎn)是HDL的編碼風(fēng)格、綜合和優(yōu)化、動態(tài)仿真、形式驗(yàn)證、DFT掃描

    標(biāo)簽: ASIC 芯片

    上傳時間: 2013-05-20

    上傳用戶:diets

  • Advanced ASIC Chip Synthesis Using Synopsys Design Compiler,Physi

    ·Advanced ASIC Chip Synthesis Using Synopsys Design Compiler,Physical Compiler and Primetime

    標(biāo)簽: nbsp Synthesis Advanced Synopsys

    上傳時間: 2013-04-24

    上傳用戶:alia

  • ASIC/FPGA驗(yàn)證經(jīng)典資料

    ASIC/FPGA驗(yàn)證經(jīng)典資料,英文版,希望大家可以有所借鑒。

    標(biāo)簽: ASIC FPGA

    上傳時間: 2013-08-13

    上傳用戶:solmonfu

主站蜘蛛池模板: 桦甸市| 麦盖提县| 邵东县| 昌宁县| 察雅县| 赤水市| 元朗区| 宁阳县| 新晃| 奉贤区| 蓬莱市| 兴宁市| 双牌县| 和平县| 阳曲县| 仁布县| 阳曲县| 厦门市| 东海县| 大渡口区| 苍山县| 紫阳县| 宿州市| 安顺市| 汶川县| 广元市| 清原| 万全县| 壤塘县| 云南省| 德格县| 莒南县| 高清| 九龙城区| 万宁市| 山阴县| 改则县| 黄平县| 太谷县| 新巴尔虎左旗| 泸溪县|