針對重構文件的大小、動態容錯時隙的長短、實現的復雜性、模塊間通信方式、冗余資源的比例與布局等關鍵問題進行了分析。并對一些突出問題,提出了基于算法和資源多級分塊的解決方法,闡述了新方法的性能,及其具有的高靈活性高、粒度等參數可選擇、重構布線可靠性高、系統工作頻率有保障的優點。
上傳時間： 2014-12-28
上傳用戶：Yue Zhong
WP369可擴展式處理平臺-各種嵌入式系統的理想解決方案 ：Delivering unrivaled levels of system performance,flexibility, scalability, and integration to developers,Xilinx's architecture for a new Extensible Processing Platform is optimized for system power, cost, and size. Based on ARM's dual-core Cortex™-A9 MPCore processors and Xilinx’s 28 nm programmable logic,the Extensible Processing Platform takes a processor-centric approach by defining a comprehensive processor system implemented with standard design methods. This approach provides Software Developers a familiar programming environment within an optimized, full featured,powerful, yet low-cost, low-power processing platform.
上傳時間： 2013-10-22
上傳用戶：685
賽靈思的新型可擴展式處理平臺架構可為開發人員提供無與倫比的系統性能、靈活性、可擴展性和集成度，并為降低系統功耗、成本和縮小尺寸進行了精心優化。 可擴展式處理平臺基于 ARM 的雙核 Cortex™-A9MPCore 處理器以及賽靈思的 28nm 可編程邏輯之上，采用以處理器為核心的設計方案，并能定義通過標準設計方法實施的綜合處理器系統。這種方案可為軟件開發人員在功能齊備且強大的優化型低成本低功耗處理平臺上提供熟悉的編程環境。
上傳時間： 2013-11-20
上傳用戶：杏簾在望
目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
上傳時間： 2014-01-01
上傳用戶：maqianfeng
本文檔主要是以Altera公司的Stratix II系列的FPGA器件為例，介紹了其內嵌的增強型可重配置PLL在不同的輸入時鐘頻率之間的動態適應，其目的是通過提供PLL的重配置功能，使得不需要對FPGA進行重新編程就可以通過軟件手段完成PLL的重新配置，以重新鎖定和正常工作。
上傳時間： 2013-11-30
上傳用戶：liuqy
大部分傳統的位同步器是針對固定位速率遙測系統來設計的，這不能滿足一些可變位速率遙測接收機的需求。因此，提出一種基于FPGA實現的位同步器的設計，它能適應不同位速率的遙測系統。同時，對這種位同步器的實現進行了仿真，驗證其正確性和可實現性。
上傳時間： 2013-11-01
上傳用戶：qb1993225
文中設計了一種可編程的FM鎖相發射機。利用Atmega8實現與計算機的串口通信，實現對鎖相環芯片和數字電位器的配置，達到改變輸出頻率和調制頻偏的目的。發射機輸出頻率覆蓋2 200~2 300 MHz，調制響應100 Hz~3.5 MHz，能夠滿足大部分FM體制遙測系統的需要。
上傳時間： 2013-10-23
上傳用戶：181992417
分析了線程與進程的關系，研究了LabWindows/CVI多線程技術運行機制及其數據保護機制，對利用異步定時器實現的多線程軟件與傳統單線程軟件進行效能差異分析。在某武器系統測控軟件的開發中采用了LabWindows/CVI多線程技術，實現了系統的安全性和實時性設計。研究表明多線程技術能夠更好地執行并行性任務，提高測控系統性能，在避免阻塞，減少運行時間，增強系統可靠性等方面具有顯著優勢。
標簽： LabWindows_CVI 多線程技術 應用研究
上傳時間： 2013-12-02
上傳用戶：tfyt
為提高農產品追溯效率、降低農產品跟蹤、監控成本，通過對現有農產品生產、定位、跟蹤、監控、銷售等全過程進行了分析，給出了一種基于RFID農產品可追溯系統的物聯網設計方案。重點分析了標簽的唯一編碼方案、RFID防碰撞算法和RFID數據采集過濾算法，最后對RFID數據采集進行了仿真與實現。應用結果表明對提高農產品追溯效率、降低農產品跟蹤、監控成本有較明顯的效果。
上傳時間： 2013-10-23
上傳用戶：plsee
從LVS的通用體系結構入手，分析了IPVS軟件的工作原理，討論了三種IP負載均衡技術；在分析網絡地址轉換方法（VS/NAT）的缺點和網絡服務的非對稱性的基礎上，給出了通過IP隧道實現虛擬服務器的方法VS/TUN，和通過直接路由實現虛擬服務器的方法VS/DR，極大地提高了系統的可伸縮性。該技術為建立和維護大型網絡服務具有實際應用價值和指導意義。
上傳時間： 2013-11-20
上傳用戶：15736969615
