可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界的一個里程碑。 然而，Turbo碼迭代譯碼復雜度大，導致其譯碼延時大，故而在工程中的應用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺上實現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現(xiàn)的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結果表明，本文所實現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現(xiàn)相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現(xiàn)，分別介紹了編碼器和譯碼器的RTL設計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構，使用SOC架構處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構。第四章介紹了FPGA系統(tǒng)開發(fā)板設計與調試的一些工作。最后一章為本文總結及其展望。
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
華為 FPGA設計高級技巧Xilinx篇.pdf 華為 Verilog基本電路設計指導書.pdf 華為 大規(guī)模邏輯設計指導書.pdf RD_射頻基礎知識培訓.pdf 華為C語言編程規(guī)范總則.pdf 華為EMC資料-94頁-2.5M.PDF 華為筆試題大全（史上最齊全）.doc 華為模擬電路上冊-117頁-1.1M-pdf版.pdf 華為模擬電路下冊-82頁-1.0M-pdf版.pdf
標簽： 華為
上傳時間： 2013-07-28
上傳用戶：qulele
PADS9.2、9.3破解不再難，本人總結最簡破解之法，相信你一定需要。
上傳時間： 2013-08-01
上傳用戶：yuanyuan123
ARM ADS全稱為ARM Developer Suite。是ARM公司推出的新一代ARM集成開發(fā)工具。現(xiàn)在ADS的最新版本是1.2，它取代了早期的ADS1.1和ADS1.0。它除了可以安裝在Windows NT4，Windows 2000，Windows 98和Windows 95操作系統(tǒng)下，還支持Windows XP和Windows Me操作系統(tǒng)。 ADS由命令行開發(fā)工具，ARM時實庫，GUI開發(fā)環(huán)境(Code Warrior和AXD)，實用程序和支持軟件組成。 有了這些部件，用戶就可以為ARM系列的
上傳時間： 2013-04-24
上傳用戶：zhaiye
LabVIEW+8.2+基礎教程（6-10）
上傳時間： 2013-07-01
上傳用戶：685
HT82M75REW / HT82D40REW 工作電壓：鼠標 3V / 軟件狗（接收器）5V 移動探測器：陀螺儀或光學 傳感器分辨率：0.15°/s；藍色光 工作電流：鼠標 21mA / 接收器 37mA 通信頻率：2.4GHz 無線通信范圍：大約 12m
上傳時間： 2013-07-22
上傳用戶：thinode
在3G移動通信網(wǎng)絡建設中，如何實現(xiàn)密集城區(qū)的無線網(wǎng)絡覆蓋是目前基站的發(fā)展方向。目前網(wǎng)絡覆蓋理念的核心思想就把傳統(tǒng)宏基站的基帶處理和射頻部分分離，分成基帶處理單元和射頻拉遠單元兩個設備，這樣既節(jié)省空間、降低設置成本，又提高了組網(wǎng)效率。本文研究的數(shù)字收發(fā)機用于WCDMA基站系統(tǒng)的射頻拉遠單元中，實現(xiàn)移動通信網(wǎng)中射頻信號的傳輸工作。 數(shù)字收發(fā)機主要由射頻處理部分、模數(shù)/數(shù)模轉換部分、數(shù)字上下變頻處理部分、接口轉換以及數(shù)字光模塊組成。本文研究的重點是數(shù)字上下變頻處理部分。設計采用軟件無線電的架構和FPGA技術，所設計的數(shù)字上下變頻部分可以在不修改硬件電路的基礎上只需修改軟件部分的參數(shù)則可實現(xiàn)多種頻率的變頻處理，極大地降低了開發(fā)成本，且縮短了開發(fā)周期。 根據(jù)系統(tǒng)設計的設計要求，以及現(xiàn)有芯片使用情況比較，本文選用Altera公司的：FPGA芯片，應用公司提供的Dspbuilder作為系統(tǒng)級的開發(fā)工具，應用Quartus Ⅱ作為綜合、布局布線工具實現(xiàn)數(shù)字上下變頻處理部分設計。 本文的主要研究工作包括以下幾個部分： (1)對數(shù)字收發(fā)機的整體結構進行分析研究，確定數(shù)字收發(fā)機的實現(xiàn)結構和各個部分的功能； (2)通過對數(shù)字上下變頻的相關理論的研究，分析出數(shù)字上下變頻的結構、實現(xiàn)方法及性能； (3)通過對數(shù)控振蕩器、CIC濾波器、FIR濾波器進行理論研究、內部實現(xiàn)結構以及性能分析，得出具體的參數(shù)和仿真實現(xiàn)結構； (4)使用FPGA中的IP核技術來實現(xiàn)數(shù)字上下變頻，利用Matlab中Dspbuilder提供的IP核分別進行NCO、CIC、FIR的仿真工作；并得出數(shù)字上下變頻的總體仿真實現(xiàn)結果； (5)對高速收發(fā)通道進行了研究和設計，根據(jù)系統(tǒng)的要求給出了數(shù)據(jù)幀結構，并采用Altera的第三代FPGA產(chǎn)品Stratix Ⅱ GX系列芯片實現(xiàn)了數(shù)字收發(fā)機的信號的串并/并串的接口轉換。為后續(xù)繼續(xù)研究工作奠定基礎。
上傳時間： 2013-06-21
上傳用戶：zhuo0008
本書系統(tǒng)介紹電磁兼容技術的基本知識、概念，以及國內、外電磁兼容技術標準，著重從工程實踐角度闡述電磁兼容技術的原理、應用方法及應注意事項。全書共分10章，內容包括：屏蔽技術、濾波技術、接地技術、線路板設計、電纜設計、瞬態(tài)干擾抑制、電磁干擾診斷與解決技術以及在無線電通信系統(tǒng)和計算機系統(tǒng)中的EMC技術。 第2章 屏蔽技術 第3章 濾波技術
上傳時間： 2013-06-22
上傳用戶：moonkoo7
《Labview8.2.1與DAQ數(shù)據(jù)采集》一書原碼
標簽： labview DAQ 數(shù)據(jù)采集
上傳時間： 2013-04-24
上傳用戶：lzm033
ucos 2.86源碼，有需要的朋友可以下載。
上傳時間： 2013-06-22
上傳用戶：Miyuki
