亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

180度直插排母

  • Turbo碼編碼譯碼算法與FPGA實(shí)現(xiàn)方法的研究

    本文主要研究Turbo碼的編碼和譯碼算法及其FPGA硬件實(shí)現(xiàn).在概述信道編碼理論及其發(fā)展歷程之后,簡要地論述了Turbo碼的原理.然后分別對Turbo碼的MAP譯碼算法,LOG-MAP算法進(jìn)行推導(dǎo),在給出LOG-MAP的推導(dǎo)之后,提出了對于LOG-MAP譯碼算法的兩點(diǎn)改進(jìn),采用三階牛頓插值函數(shù)對校驗(yàn)函數(shù)進(jìn)行擬合,采用雙滑動窗口技術(shù)取代傳統(tǒng)的單滑動窗口技術(shù).Turb碼還有一種譯碼復(fù)雜度相對較低的算法——SOVA算法,本文也給出了SOVA算法的詳細(xì)推導(dǎo)過程.在對LOG-MAP和SOVA算法的詳細(xì)推導(dǎo)之后,本文給出Turbo碼的軟件仿真,采用Matlab語言編寫Turbo碼仿真系統(tǒng)程序,仿真系統(tǒng)比較了單滑動窗口技術(shù)和雙滑動窗口技術(shù)在不同的信噪比下的譯碼性能.在軟件仿真的基礎(chǔ)上,本文給出了Turbo碼編碼器和采用LOG-MAP譯碼算法譯碼器的FPGA硬件實(shí)現(xiàn)方法.

    標(biāo)簽: Turbo FPGA 編碼譯碼 算法

    上傳時間: 2013-06-19

    上傳用戶:plsee

  • 高吞吐量LDPC碼編碼構(gòu)造及其FPGA實(shí)現(xiàn)

    低密度校驗(yàn)碼(LDPC,Low Density Parity Check Code)是一種性能接近香農(nóng)極限的信道編碼,已被廣泛地采用到各種無線通信領(lǐng)域標(biāo)準(zhǔn)中,包括我國的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個,分別是結(jié)合準(zhǔn)循環(huán)(QC,Quasi Cyclic)移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類似重復(fù)累積(RA,Repeat Accumulate)碼構(gòu)造。相應(yīng)地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實(shí)現(xiàn)簡單,但是吞吐量不高,且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后,結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮,提出了一種切實(shí)可行的基于二次擴(kuò)展(Dex,Duplex Expansion)的QC-LDPC碼構(gòu)造方法,以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端;并且充分利用該類碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn),結(jié)合RU算法,提出了一種新編碼器的設(shè)計方案。 基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法,是通過對母矩陣先后進(jìn)行亂序擴(kuò)展(Pex,Permutation Expansion)和循環(huán)移位擴(kuò)展(CSEx,Cyclic Shift Expansion)實(shí)現(xiàn)的。在此基礎(chǔ)上,為了實(shí)現(xiàn)可變碼長、可變碼率,一般編譯碼器需同時支持多個亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于,固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變,支持多個亂序擴(kuò)展的擴(kuò)展因子,使得譯碼器結(jié)構(gòu)得以精簡;構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu),便于硬件實(shí)現(xiàn);(偽)隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能,是對硬件實(shí)現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用,使得實(shí)現(xiàn)復(fù)雜度近似與碼長成正比。考慮到吞吐量的要求,新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換(FS,F(xiàn)orward Substitution)模塊,同時簡化了流水線結(jié)構(gòu),由原先RU算法的6級降低為4級;為了縮短編碼延時,設(shè)計時安排每一級流水線計算所需的時鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計方案具有以下優(yōu)勢:相比RU算法,新方案對可變碼長、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節(jié)省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。 通過在實(shí)驗(yàn)板上實(shí)測表明,上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端,在實(shí)際應(yīng)用中具有很高的價值。 目前,LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法,及其對應(yīng)的編碼算法,也必將成為信道編碼理論未來的研究重點(diǎn)。

    標(biāo)簽: LDPC FPGA 吞吐量 編碼

    上傳時間: 2013-07-26

    上傳用戶:qoovoop

  • 基于DSPFPGA的H264AVC實(shí)時編碼器

    H.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn),采用了近幾年視頻編碼方面的先進(jìn)技術(shù),以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標(biāo)準(zhǔn)。 本文以實(shí)現(xiàn)D1格式的H.264/AVC實(shí)時編碼器為目標(biāo),作者負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計,軟硬件劃分以及部分模塊的硬件算法設(shè)計與實(shí)現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評估,算法特點(diǎn)的分析,同時考慮到編碼器系統(tǒng)的可伸縮性,可擴(kuò)展性,本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當(dāng)核心處理器,而FPGA作為協(xié)處理器,針對編碼器中最復(fù)雜耗時的模塊一運(yùn)動估計模塊,設(shè)計相應(yīng)的硬件加速引擎,以提供編碼器所需要的實(shí)時性能。 H.264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動補(bǔ)償混合編碼方案,其中一個主要的不同在于幀間預(yù)測采用了可變塊尺寸的運(yùn)動估計,同時運(yùn)動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用,以及更加精確的亞像素位置的預(yù)測,可以改善運(yùn)動補(bǔ)償精度,提高圖像質(zhì)量和編碼效率,但同時也大大增加了編碼器的復(fù)雜度,因此需要設(shè)計專門的硬件加速引擎。 本文給出了1/4像素精度的運(yùn)動估計基于FPGA的硬件算法設(shè)計與實(shí)現(xiàn),包括整像素搜索,像素插值,亞像素(1/2,1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計中,將多處理器技術(shù)和流水線技術(shù)相結(jié)合,提供高性能的并行計算能力,同時,采用合理的存儲器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量,滿足運(yùn)算的帶寬要求,并使編碼器具有較好的可伸縮性。最后,在Modelsim環(huán)境下建立測試平臺,完成了對整個設(shè)計的RTL級的仿真驗(yàn)證,并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進(jìn)行優(yōu)化,從而使工作頻率最終達(dá)到134MHz,分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實(shí)時性要求。

    標(biāo)簽: DSPFPGA H264 264 AVC

    上傳時間: 2013-07-24

    上傳用戶:sn2080395

  • 基于FPGA的DMBT信道調(diào)制的設(shè)計研究

    隨著科技的發(fā)展和社會的進(jìn)步,數(shù)字電視已逐漸成為現(xiàn)代電視的主流。利用今年是奧運(yùn)年的契機(jī),研究和推廣數(shù)字電視廣播具有重大的意義。2006年8月底我國出臺的數(shù)字多媒體/電視廣播(DMB-T)標(biāo)準(zhǔn),確立了中國自己的技術(shù)標(biāo)準(zhǔn)。以此來發(fā)展擁有自主知識產(chǎn)權(quán)的數(shù)字電視事業(yè),不僅可以滿足廣大人民群眾日益增長的物質(zhì)、文化要求,還可以帶動相關(guān)產(chǎn)業(yè)快速發(fā)展。 本課題在深入研究DMB-T國家標(biāo)準(zhǔn)的基礎(chǔ)上,首先對系統(tǒng)的調(diào)制系統(tǒng)進(jìn)行了設(shè)計規(guī)劃,然后對信道調(diào)制的星座映射、系統(tǒng)信息插入、幀體數(shù)據(jù)處理、PN序列插入的幀形成模塊和成形濾波模塊進(jìn)行了設(shè)計和仿真,并驗(yàn)證了其正確性。 3780個子載波的時域同步正交多載波技術(shù)(TDS-OFDM)是DMB-T調(diào)制系統(tǒng)的關(guān)鍵技術(shù)之一。由于載波數(shù)不是2的整數(shù)次冪,考慮到實(shí)現(xiàn)的有效性,不能采用現(xiàn)已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調(diào)制系統(tǒng)中特有的3780點(diǎn)IFFT,課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點(diǎn)和性能,綜合利用了三種算法優(yōu)勢,考慮了算法的復(fù)雜度、運(yùn)算的速度、資源的消耗,設(shè)計出一種新的算法,進(jìn)行了Matlab驗(yàn)證和基于FPGA(現(xiàn)場可編程門陣列)的仿真。分析表明,該算法所需的加法、乘法次數(shù)已很逼近4096點(diǎn)FFT算法。 DMB-T發(fā)射端的基帶成形濾波采用了平方根升余弦滾降濾波,由于其0.05的滾降系數(shù)在實(shí)現(xiàn)中比較苛刻,所以是設(shè)計的難點(diǎn)之一。本課題利用Matlab工具采用了等紋波最優(yōu)濾波的方法設(shè)計了169階數(shù)字濾波器,其阻帶衰減達(dá)到了46.9dB,完全符合標(biāo)準(zhǔn)的要求;利用四倍插值的方法實(shí)現(xiàn)了I、Q合路的該濾波器的FPGA設(shè)計,并進(jìn)行了設(shè)計優(yōu)化,顯著降低了濾波器的運(yùn)算量,大大節(jié)約了實(shí)現(xiàn)該濾波器所需的乘法器資源。

    標(biāo)簽: FPGA DMBT 信道 調(diào)制

    上傳時間: 2013-06-28

    上傳用戶:camelcamel690

  • 直序擴(kuò)頻軟件無線電發(fā)射機(jī)研究

    軟件無線電是無線通信領(lǐng)域繼固定到移動、模擬到數(shù)字之后的第三次革命,是目前乃至未來的無線電領(lǐng)域的技術(shù)發(fā)展方向,它在提高系統(tǒng)靈活性上有無可比擬的優(yōu)勢,是實(shí)現(xiàn)未來無線通信系統(tǒng)的有效手段。擴(kuò)頻通信具有卓越的抗干擾和保密性能。擴(kuò)頻通信相對于傳統(tǒng)的窄帶通信,在頻譜利用率上也有明顯的優(yōu)勢,是未來無線通信系統(tǒng)中的關(guān)鍵技術(shù),直接序列擴(kuò)頻則是其中在民用領(lǐng)域使用最多的一種擴(kuò)頻技術(shù)。FPGA在分布式計算、并行處理、流水線結(jié)構(gòu)上有獨(dú)特的優(yōu)勢,自然成為設(shè)計擴(kuò)頻軟件無線電系統(tǒng)的首選技術(shù)之一。 首先介紹了軟件無線電的理論基礎(chǔ),并分析了它的硬件結(jié)構(gòu)和技術(shù)關(guān)鍵。軟件無線電的關(guān)鍵思路在于構(gòu)建一個通用的強(qiáng)大的硬件平臺,這也正是本課題的主要工作之一。而后,重點(diǎn)介紹了直序擴(kuò)頻的理論基礎(chǔ)。對于發(fā)射機(jī),其中最關(guān)鍵的是尋找一種相關(guān)特性卓越的偽隨機(jī)序列,本課題主要對m序列、OVSF碼和Gold碼進(jìn)行了深入研究。最后,詳述了基于DDFS的數(shù)字調(diào)制技術(shù)和FPGA技術(shù)。 基于以上理論基礎(chǔ)研究,根據(jù)軟件無線電硬件結(jié)構(gòu),開發(fā)了基于Altera公司Cyclone系列FPGA的硬件平臺。該平臺具有210Mbps的高速DAC,并配有串口、USB接口、音頻CODEC輸入輸出通道、以及LVDS擴(kuò)展口和SDRAM,考慮到通用性,設(shè)計中加入了足以開發(fā)出接收機(jī)的兩路40Mbps的高速ADC。FPGA的代碼開發(fā)也是核心內(nèi)容,本課題編寫了大量相應(yīng)的代碼,包括加擴(kuò)模塊(含偽隨機(jī)序列發(fā)生器)、基于DDFS的數(shù)字調(diào)制模塊以及串口通信模塊、LCD驅(qū)動模塊,SDRAM Controller、ADC驅(qū)動模塊,并編寫了相應(yīng)的測試代碼。整個系統(tǒng)測試通過。關(guān)于硬件平臺設(shè)計和代碼開發(fā),在本文第三章和第四章詳細(xì)介紹。 總體說來,本課題基于現(xiàn)有的理論發(fā)展,在充分理解相關(guān)理論的前提下,將主要經(jīng)歷集中于具體應(yīng)用的研究與開發(fā),并取得了一定的成果。

    標(biāo)簽: 直序擴(kuò)頻 發(fā)射機(jī) 軟件無線電

    上傳時間: 2013-06-27

    上傳用戶:xauthu

  • 跳頻信號檢測與接收系統(tǒng)

    擴(kuò)展頻譜通信技術(shù),它的突出優(yōu)點(diǎn)是保密性好,抗干擾性強(qiáng).隨著通信系統(tǒng)與現(xiàn)代計算機(jī)軟、硬件技術(shù)與微電子技術(shù)發(fā)展,越來越多的通信系統(tǒng)構(gòu)建于這種技術(shù)之上.在實(shí)際擴(kuò)頻通信系統(tǒng)工程中,用得比較普遍的是直擴(kuò)方式和跳頻方式,它們的不同在于直擴(kuò)是采取隱藏的方式對抗干擾,而跳頻采取躲避的方式. 西方國家早在20世紀(jì)50年代就開始對跳頻通信進(jìn)行研究,在上個世紀(jì)末的幾次局部戰(zhàn)爭中,跳頻電臺得到了普遍的應(yīng)用.跳頻通信的發(fā)展促進(jìn)了其對抗技術(shù)的發(fā)展,目前,世界主要幾個軍事先進(jìn)的國家,已經(jīng)研究出高性能的跳頻通信對抗設(shè)備,國內(nèi)這方面的發(fā)展相對國外差距比較大. 未來戰(zhàn)爭是科學(xué)技術(shù)的斗爭,研究跳頻通信對抗勢在必行.基于這種目的,本文研究和設(shè)計了跳頻檢測的FPGA實(shí)現(xiàn),利用基于時頻分析的處理方法,完成了跳頻信號檢測的FPGA實(shí)現(xiàn),通過測試,表明系統(tǒng)達(dá)到了設(shè)計要求,可以滿足實(shí)際的需要.主要內(nèi)容包括: 1.概述了跳頻檢測接收研究的發(fā)展動態(tài),闡述了擴(kuò)展頻譜通信及短時傅立葉變換的原理. 2.分析了基于快速傅立葉變換(FFT)處理跳頻信號,檢測跳頻的可行性,利用FFT檢測頻譜的原理,合理使用頻譜采樣策略,做到了增加頻譜利用率,提高了檢測概率和分析信噪比;利用抽取內(nèi)插技術(shù)完成數(shù)據(jù)速率的轉(zhuǎn)換,使其滿足后續(xù)信號的處理要求;利用同相和正交的DDC實(shí)現(xiàn)結(jié)構(gòu),完成對跳頻信號的解跳. 3.設(shè)計完成了跳頻信號檢測與接收系統(tǒng)的FPGA實(shí)現(xiàn),其主要包括:數(shù)據(jù)速率變換的實(shí)現(xiàn),FIR低通濾波器的實(shí)現(xiàn),快速傅立葉變換(FFT)的實(shí)現(xiàn),下變頻的實(shí)現(xiàn)等.在濾波器的實(shí)現(xiàn)中,提出了兩種設(shè)計方法:基于常系數(shù)乘法器和分布式算法濾波器,分析了上述兩種方法的優(yōu)缺點(diǎn),選擇用分布式算法實(shí)現(xiàn)設(shè)計中的低通濾波器;在快速傅立葉變換實(shí)現(xiàn)中,分析了基2和基4的算法結(jié)構(gòu),并分別實(shí)現(xiàn)了基2和基4的算法,滿足了不同場合對處理器的要求.在下變頻的設(shè)計中,使用濾波器的多相結(jié)構(gòu)完成抽取的實(shí)現(xiàn),并使用低通濾波器使信號帶寬滿足指標(biāo)的要求.此外,設(shè)計中還包括雙端口RAM的實(shí)現(xiàn),比較模塊的實(shí)現(xiàn)、數(shù)據(jù)緩存模塊和串并轉(zhuǎn)換模塊的實(shí)現(xiàn). 4.介紹了實(shí)現(xiàn)系統(tǒng)的硬件平臺.

    標(biāo)簽: 跳頻信號 檢測 接收系統(tǒng)

    上傳時間: 2013-04-24

    上傳用戶:zttztt2005

  • 常用產(chǎn)品抗擾度標(biāo)準(zhǔn)和測試方法

    主要講述靜電放電、射頻輻射電磁場、電快速瞬變脈 沖群、雷擊浪涌、由射頻場引起的傳導(dǎo)干擾、工頻磁場、 電壓跌落和衰減振蕩波等八項(xiàng)抗擾度試驗(yàn),其中前七項(xiàng)試 驗(yàn)在通用抗擾度標(biāo)準(zhǔn)中已經(jīng)見到;后一項(xiàng)試驗(yàn)(衰減振蕩 波抗擾度試驗(yàn))則在電力系統(tǒng)設(shè)備的抗擾度試驗(yàn)中經(jīng)常可 以見到。考慮到國內(nèi)在引進(jìn)生產(chǎn)家用電器的企業(yè)中經(jīng)常采 用的高頻噪聲模擬器,本章予以補(bǔ)充介紹。此外,汽車工 業(yè)在我國的迅速發(fā)展,拉動了與之配套的汽車電子與電器 行業(yè)的迅速發(fā)展。對后者的質(zhì)量控制與檢測問題便成為業(yè) 內(nèi)人士所關(guān)注的一個熱點(diǎn)。

    標(biāo)簽: 抗擾度 標(biāo)準(zhǔn) 測試方法

    上傳時間: 2013-05-24

    上傳用戶:fxf126@126.com

  • 基于單片機(jī)AT89C2051的樓宇直按可視對講門鈴系統(tǒng)的設(shè)計

    本文介紹了一種用單片機(jī)AT89C2501 來控制的樓宇直按可視對講門鈴系統(tǒng)的工作原理,并給出了其完整的硬件電路和軟件的設(shè)計方案與實(shí)現(xiàn)方法。關(guān)鍵詞:可視對講門鈴;單片機(jī);音頻和視頻信號城

    標(biāo)簽: C2051 2051 89C AT

    上傳時間: 2013-07-27

    上傳用戶:yoleeson

  • CCD圖像的顏色插值算法研究

    論文研究了基于Bayer格式的CCD原始圖像的顏色插值算法,并將設(shè)計的改進(jìn)算法應(yīng)用到以FPGA為核心的圖像采集前端。出于對成本和體積的考慮,一般的數(shù)字圖像采集系統(tǒng)采用單片CCD或CMOS圖像傳感器,然后在感光表面覆蓋一層顏色...

    標(biāo)簽: CCD 圖像 插值 算法研究

    上傳時間: 2013-08-04

    上傳用戶:zhengjian

  • 基于FPGA技術(shù)的數(shù)控插補(bǔ)器算法

    本課題涉及先進(jìn)的FPGA技術(shù)引入到數(shù)控插補(bǔ)時某些算法的改進(jìn),主要目的是更好的利用FPGA具有系統(tǒng)芯片化、高可靠性、開發(fā)設(shè)計周期短等特點(diǎn),及具有系統(tǒng)內(nèi)可再編程的性能,來解決目前軟件插補(bǔ)速度慢而硬件插補(bǔ)設(shè)計復(fù)雜、調(diào)整和修...

    標(biāo)簽: FPGA 數(shù)控 算法

    上傳時間: 2013-04-24

    上傳用戶:gjzeus

主站蜘蛛池模板: 噶尔县| 淳安县| 伊宁县| 石河子市| 无锡市| 龙门县| 淳化县| 二连浩特市| 即墨市| 六枝特区| 开封市| 聂荣县| 新津县| 镇雄县| 水城县| 沙坪坝区| 洪雅县| 江安县| 额尔古纳市| 光山县| 那曲县| 辽中县| 漳浦县| 延川县| 高阳县| 石家庄市| 金湖县| 凤翔县| 科技| 清涧县| 宝鸡市| 平和县| 于都县| 敦化市| 平邑县| 唐山市| 富顺县| 辽中县| 汤阴县| 密云县| 西峡县|