本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合，提出了用可編程芯片來(lái)控制IDE硬盤進(jìn)行高速數(shù)據(jù)記錄，能夠滿足機(jī)載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對(duì)硬盤ATA接口標(biāo)準(zhǔn)進(jìn)行了研究，對(duì)VHDL語(yǔ)言、現(xiàn)場(chǎng)可編程門陣列器件(FPGA)實(shí)現(xiàn)硬件電路的原理和方法進(jìn)行了深入分析，在此基礎(chǔ)上完成了基于FPGA的數(shù)據(jù)記錄控制器的設(shè)計(jì)。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號(hào)為CycloneEP1C3T144C8)，將各功能模塊級(jí)聯(lián)成系統(tǒng)在該芯片上完成了控制器系統(tǒng)級(jí)的設(shè)計(jì)與仿真驗(yàn)證，驗(yàn)證結(jié)果表明了用FPGA實(shí)現(xiàn)高速數(shù)據(jù)記錄控制器的可行性。所設(shè)計(jì)的VHDL代碼經(jīng)QuartusⅡ綜合、布局布線、管腳分配后，在FPGA內(nèi)部可以達(dá)到104.46Mhz的電路工作速度，F(xiàn)PGA與硬盤之間采用ATA接口的UltraDMA模式2傳輸方式，可以達(dá)到33.3MByte/s的突發(fā)數(shù)據(jù)傳輸率。文中對(duì)所用到的FPGA設(shè)計(jì)技術(shù)給予了詳細(xì)說(shuō)明，對(duì)各功能模塊的設(shè)計(jì)給予了詳細(xì)闡述，對(duì)關(guān)鍵設(shè)計(jì)給出了VHDL源代碼，還討論了FPGA設(shè)計(jì)中時(shí)序約束的作用，給出了本文所做時(shí)序約束的方法。 本文中所論述的工作對(duì)以后機(jī)載數(shù)據(jù)記錄系統(tǒng)的設(shè)計(jì)具有重要的鋪墊作用。文中在總結(jié)所做工作的同時(shí)，還對(duì)下一步工作提出了有益的建議。
標(biāo)簽： FPGA 機(jī)載 高速數(shù)據(jù) 記錄系統(tǒng)
上傳時(shí)間： 2013-08-05
上傳用戶：hanli8870
隨著雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘?hào)高速處理的要求，研究人員正尋求高速的數(shù)字信號(hào)處理算法，以滿足這種高速地處理數(shù)據(jù)的需要。常用的高速實(shí)時(shí)數(shù)字信號(hào)處理的器件有ASIC、可編程的數(shù)字信號(hào)處理芯片、FPGA，等等。 本文研究了時(shí)域FPGA上實(shí)現(xiàn)高速高階FIR數(shù)字濾波器結(jié)構(gòu)，并實(shí)現(xiàn)了高壓縮比的LFM脈沖信號(hào)的匹配濾波。文章根據(jù)FIR數(shù)字濾波器理論，分析比較實(shí)現(xiàn)了FIR濾波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上設(shè)計(jì)了高速高階FIR濾波器。并詳細(xì)進(jìn)行了分析；設(shè)計(jì)出了一個(gè)256階的線性調(diào)頻脈沖壓縮信號(hào)的匹配濾波器設(shè)計(jì)實(shí)例，并用ModelSim軟件進(jìn)行了仿真。
標(biāo)簽： FPGA FIR 濾波器設(shè)計(jì)
上傳時(shí)間： 2013-07-18
上傳用戶：yt1993410
隨著國(guó)際互聯(lián)網(wǎng)絡(luò)的迅猛發(fā)展，網(wǎng)絡(luò)應(yīng)用的不斷豐富，Intenret已經(jīng)從最初以學(xué)術(shù)交流為目的而演變?yōu)樯虡I(yè)行為，網(wǎng)絡(luò)安全性需求日益增加，高速網(wǎng)絡(luò)安全保密成為關(guān)注的焦點(diǎn)，在安全得到保障的情況下，為了滿足網(wǎng)速無(wú)限制的追求，高速網(wǎng)絡(luò)硬件加密設(shè)備也必將成為需求熱點(diǎn)。另一方面，IPSec協(xié)議被廣泛的應(yīng)用于防火墻和安全網(wǎng)關(guān)中，但對(duì)IPSec協(xié)議的處理會(huì)大大增加網(wǎng)關(guān)的負(fù)載，成為千兆網(wǎng)實(shí)現(xiàn)的瓶頸。本文便是針對(duì)上述現(xiàn)狀，研究基于高性能FPGA實(shí)現(xiàn)千兆IPSec協(xié)議的設(shè)計(jì)技術(shù)。 目前，國(guó)外IPSec協(xié)議實(shí)現(xiàn)已經(jīng)芯片化，達(dá)到幾千兆的速率，但是國(guó)內(nèi)產(chǎn)品多以軟件實(shí)現(xiàn)，速度難以提高。本文采用的基于FPGA的IPSec技術(shù)方案，采用硬件實(shí)現(xiàn)隧道模式下的IPSec協(xié)議，為IP分組及其上層協(xié)議數(shù)據(jù)提供機(jī)密性、數(shù)據(jù)完整性驗(yàn)證以及數(shù)據(jù)源驗(yàn)證等安全服務(wù)。在以VPN為實(shí)施方案的基礎(chǔ)上，構(gòu)建了以KDIPSec為設(shè)備原型以IPSec協(xié)議為出發(fā)點(diǎn)的千兆網(wǎng)絡(luò)系統(tǒng)環(huán)境模型，從硬件體系結(jié)構(gòu)到各個(gè)模塊的劃分以及各個(gè)模塊實(shí)現(xiàn)的功能這幾個(gè)方面描述了KDIPSec實(shí)現(xiàn)技術(shù)，最后描述了一些關(guān)鍵模塊的FPGA設(shè)計(jì)和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實(shí)現(xiàn)，處理速率超過(guò)1Gb/s。
標(biāo)簽： IPSec FPGA 協(xié)議 實(shí)現(xiàn)技術(shù)
上傳時(shí)間： 2013-07-03
上傳用戶：wfl_yy
這本書是專門為電路設(shè)計(jì)工程師寫的。它主要描述了模擬電路原理在高速數(shù)字電路設(shè)計(jì)中 的分析應(yīng)用。通過(guò)列舉很多的實(shí)例，作者詳細(xì)分析了一直困擾高速電路路設(shè)計(jì)工程師的鈴流、串?dāng)_和輻射噪音等問(wèn)題。
標(biāo)簽： 華為 高速數(shù)字電路 設(shè)計(jì)教材
上傳時(shí)間： 2013-04-24
上傳用戶：hsj3927
大多數(shù)現(xiàn)在的PCL打印機(jī)驅(qū)動(dòng)程序都是將需要打印的文件(包括圖形或者文本)處理成JPEG文件發(fā)送到打印機(jī)進(jìn)行打印，因?yàn)檫@樣一方面可以減少發(fā)送給打印機(jī)的數(shù)據(jù)量，一方面可以極大的簡(jiǎn)化驅(qū)動(dòng)程序的開(kāi)發(fā)。而在打印機(jī)內(nèi)部，這些JPEG文件又被解碼成BMP文件進(jìn)行進(jìn)一步的處理。采用這種方式工作的打印機(jī)JPEG解碼的工作占據(jù)了其CPU時(shí)間的一半以上，所以JPEG文件解碼引擎是打印機(jī)的核心之一，提高JPEG的解碼速度對(duì)于提高打印機(jī)的處理能力至關(guān)重要。 同時(shí)，JPEG文件解碼工作是一個(gè)計(jì)算密集型的作業(yè)，主要有兩個(gè)辦法提高它的速度：一個(gè)是設(shè)計(jì)更高效的算法，一個(gè)是采用性能更加強(qiáng)勁的CPU設(shè)備。在單核CPU的嵌入式環(huán)境中，JPEG編解碼速度已經(jīng)幾乎到了極限，難有提升的空間，然而近兩年多核嵌入式芯片的出現(xiàn)，為大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平臺(tái)，采用ARM11 MPCore4核處理器，針對(duì)PCL，XL打印機(jī)控制語(yǔ)言的JPEG文件解碼設(shè)計(jì)和實(shí)現(xiàn)了一個(gè)高速引擎，主要內(nèi)容為： 分析和解碼PCL，XL文件，提取出其中的JPEG文件。 對(duì)JPEG文件實(shí)現(xiàn)并行化解碼，在多個(gè)處理器核上并行處理，并針對(duì)多核處理器構(gòu)架進(jìn)行內(nèi)存讀取等方面的優(yōu)化。 針對(duì)多核處理器的特點(diǎn)和優(yōu)勢(shì)，設(shè)計(jì)和實(shí)現(xiàn)多線程調(diào)度算法。 總結(jié)和提取數(shù)據(jù)，分析多核處理器相對(duì)于單核處理器的性能提升。 另外，為便于讀者理解，文中簡(jiǎn)要介紹了ARM(SIMD)指令集，嵌入式匯編以及與硬件相關(guān)的一些概念。
上傳時(shí)間： 2013-06-16
上傳用戶：scorpion
在高速PCB設(shè)計(jì)中，過(guò)孔設(shè)計(jì)是一個(gè)重要因素，它由孔、孔周圍的焊盤區(qū)和POWER層隔離區(qū)組成，通常分為盲孔、埋孔和通孔三類。在PCB設(shè)計(jì)過(guò)程中通過(guò)對(duì)過(guò)孔的寄生電容和寄生電感分析，總結(jié)出高速PCB
上傳時(shí)間： 2013-06-17
上傳用戶：xfbs821
印刷線路板制作技術(shù)大全-高速PCB設(shè)計(jì)指南:改進(jìn)電路設(shè)計(jì)規(guī)程提高可測(cè)試性隨著微型化程度不斷提高，元件和布線技術(shù)也取得巨大發(fā)展，例如BGA外殼封裝的高集成度的微型IC，以及導(dǎo)體之間的絕緣
標(biāo)簽： PCB 印刷線路板制 技術(shù)大全 設(shè)計(jì)指南
上傳時(shí)間： 2013-06-26
上傳用戶：waitingfy
目前運(yùn)動(dòng)控制主要有兩種實(shí)現(xiàn)方式,一是使用PLC加運(yùn)動(dòng)控制模塊來(lái)實(shí)現(xiàn)：二是使用PC加運(yùn)動(dòng)控制卡來(lái)實(shí)現(xiàn)。兩者各有優(yōu)缺點(diǎn),但兩者有以下共同的缺點(diǎn)：一是由于它們兒乎都是采用通用微控制器(MCU和DSP)來(lái)實(shí)現(xiàn)電機(jī)控制,由于受CPU速度的限制,以及CPU的多個(gè)進(jìn)程同時(shí)處理,故無(wú)法在控制精度和控制速度比較高的場(chǎng)合中應(yīng)用。二是它們的設(shè)計(jì)只是把運(yùn)動(dòng)控制部件當(dāng)作系統(tǒng)的一個(gè)部分,如果要完成一個(gè)機(jī)械設(shè)備的完整控制,還需要輔助有其他的數(shù)字量/模擬量控制設(shè)備。這樣在提高了系統(tǒng)成本的同時(shí),也降低了系統(tǒng)的可靠性。 論文設(shè)計(jì)了一種基于ARM+CPLD的高速運(yùn)動(dòng)控制器,該控制器采用高速的CPLD處理器來(lái)完成電機(jī)的閉環(huán)控制,輔助以NXP的32位ARM7TDMI處理器LPC231X來(lái)實(shí)現(xiàn)復(fù)雜的運(yùn)動(dòng)規(guī)劃,使得運(yùn)動(dòng)控制精度更高、速度更快、運(yùn)動(dòng)更加平穩(wěn)；同時(shí)為系統(tǒng)擴(kuò)展了常規(guī)運(yùn)動(dòng)控制卡不具備的通用I/O接口,除開(kāi)4軸運(yùn)動(dòng)控制所需要的8點(diǎn)高速脈沖輸入和8點(diǎn)高速脈沖輸出外,系統(tǒng)具有24點(diǎn)數(shù)字量輸入(可選共陰或共陽(yáng)),25點(diǎn)繼電器輸出,僅一臺(tái)這樣的專用設(shè)備就可以完成4軸運(yùn)動(dòng)控制和設(shè)備上其它開(kāi)關(guān)量控制。 系統(tǒng)采用可移植的軟、硬件設(shè)計(jì)。硬件上以運(yùn)動(dòng)控制部件為核心,可以方便的在ARM處理器預(yù)留的資源上擴(kuò)展出數(shù)字輸入,數(shù)字輸出,AD輸入,DA輸出等常用功能模塊。系統(tǒng)軟件構(gòu)架如下：在最上層,系統(tǒng)采用μC/OS-Ⅱ操作系統(tǒng)來(lái)完成系統(tǒng)任務(wù)調(diào)度；在底層,將底層設(shè)備的操作打包編寫成底層驅(qū)動(dòng)的形式,可直接供用戶程序調(diào)用；在中間層,可根據(jù)不同的用戶要求編寫用戶程序,再將其傳遞給μC/OS-Ⅱ來(lái)調(diào)度該用戶程序。 將該運(yùn)動(dòng)控制器應(yīng)用于工業(yè)應(yīng)用中的套標(biāo)機(jī),在對(duì)套標(biāo)機(jī)進(jìn)行運(yùn)動(dòng)分解之后,結(jié)合套標(biāo)機(jī)的電氣特性,很好的實(shí)現(xiàn)了運(yùn)動(dòng)控制器在套標(biāo)機(jī)上的二次開(kāi)發(fā),滿足了套標(biāo)機(jī)在現(xiàn)場(chǎng)中的應(yīng)用。
標(biāo)簽： ARMCPLD 運(yùn)動(dòng)控制器
上傳時(shí)間： 2013-04-24
上傳用戶：牛津鞋
隨著我國(guó)加入WTO，我國(guó)逐漸成為世界縫制設(shè)備生產(chǎn)和銷售中心。在縫制設(shè)備行業(yè)占據(jù)極其重要地位的繡花機(jī)行業(yè)也因此而得到迅速發(fā)展，我國(guó)繡花機(jī)產(chǎn)量已占據(jù)全球繡花機(jī)產(chǎn)量的70％。但是，我國(guó)的繡花機(jī)行業(yè)在發(fā)展的過(guò)程中仍存在和面臨著很多問(wèn)題。一方面是產(chǎn)品結(jié)構(gòu)和產(chǎn)品質(zhì)量，我國(guó)的繡花機(jī)主要以中低檔為主，在噪聲、刺繡質(zhì)量、效率、產(chǎn)品壽命以及維護(hù)性等方面與國(guó)外先進(jìn)機(jī)型存在較大差距；另一方面是技術(shù)實(shí)力和創(chuàng)新能力，作為繡花機(jī)全部技術(shù)核心的控制器，國(guó)內(nèi)能開(kāi)發(fā)的公司屈指可數(shù)，缺乏有效的競(jìng)爭(zhēng)，且技術(shù)實(shí)力和創(chuàng)新能力無(wú)法與國(guó)際企業(yè)相抗衡。 針對(duì)上述情況，本文分析了繡花機(jī)的工作原理和當(dāng)前主流繡花機(jī)的控制方式及特點(diǎn)，在研究室已完成的中低速平繡型工業(yè)繡花機(jī)課題的基礎(chǔ)上，設(shè)計(jì)了一種基于硬實(shí)時(shí)嵌入式操作系統(tǒng)WinCE5.0，以32位RISC架構(gòu)ARM9處理器S3C2440A為主控芯片，以MAXII系列CPLDEPM1270為接口芯片的高速繡花機(jī)控制器。整個(gè)繡花機(jī)以高速，高質(zhì)量為目標(biāo)，以伺服電機(jī)作為主軸驅(qū)動(dòng)，步進(jìn)電機(jī)作為X/Y軸驅(qū)動(dòng)，帶USB接口和Ethernet接口，預(yù)留特種繡接口，帶高分辨率彩色觸摸屏，功能豐富，操作方便。 本文分7章，第一章闡述了課題背景，繡花機(jī)發(fā)展現(xiàn)狀和關(guān)鍵技術(shù)；第二章從原理出發(fā)完成了需求分析，硬件和操作系統(tǒng)選型和項(xiàng)目規(guī)劃；第三章完成了總體硬件系統(tǒng)設(shè)計(jì)并重點(diǎn)介紹了驅(qū)動(dòng)系統(tǒng)，CPLD單元，主控制板的設(shè)計(jì)和各種資源的分配；第四章在分析WinCE及其項(xiàng)目開(kāi)發(fā)流程和環(huán)境構(gòu)建的基礎(chǔ)上，完成了軟件的總體框架設(shè)計(jì)并介紹了相關(guān)設(shè)計(jì)要點(diǎn)。第五章主要是驅(qū)動(dòng)程序和運(yùn)動(dòng)控制模塊并以步進(jìn)電機(jī)驅(qū)動(dòng)的開(kāi)發(fā)為例介紹了流驅(qū)動(dòng)的開(kāi)發(fā)過(guò)程和相關(guān)的技術(shù)要點(diǎn)。第六章設(shè)計(jì)了一種自主的內(nèi)部花樣格式并完成了相應(yīng)的測(cè)試。最后一章是對(duì)本課題的總結(jié)和展望。 本文不僅從項(xiàng)目研究與開(kāi)發(fā)和軟件工程的高度詳細(xì)探討了基丁ARM和WinCE5.0的繡花機(jī)控制器的整個(gè)開(kāi)發(fā)過(guò)程，也具體的從硬件設(shè)計(jì)，資源配置，軟件編寫，驅(qū)動(dòng)開(kāi)發(fā)，運(yùn)動(dòng)控制和花樣處理等多個(gè)方面進(jìn)行了深入的分析和研究。本課題的工作對(duì)于高速高檔繡花機(jī)的開(kāi)發(fā)具有很好的參考價(jià)值和實(shí)踐意義，對(duì)于提升國(guó)內(nèi)繡花機(jī)行業(yè)在高端市場(chǎng)與國(guó)外企業(yè)的競(jìng)爭(zhēng)力，提升民族品牌價(jià)值，改變國(guó)內(nèi)繡花機(jī)控制器被少數(shù)公司所壟斷，增加良性有效競(jìng)爭(zhēng)有積極影響。
上傳時(shí)間： 2013-06-29
上傳用戶：qazwsxedc
想成為PCB高速設(shè)計(jì)高手，請(qǐng)看世界級(jí)的PCB設(shè)計(jì)水準(zhǔn)。
標(biāo)簽： 高速電路板
上傳時(shí)間： 2013-04-24
上傳用戶：英雄
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
