亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

頻率計(jì)數(shù)器

  • 基于FPGA的視頻編碼器設(shè)計(jì)

    ISO和ITU-T制定的一系列視頻編碼國際標(biāo)準(zhǔn)的推出,開創(chuàng)了視頻通信和存儲應(yīng)用的新紀(jì)元。從H.261視頻編碼建議,到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標(biāo),即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質(zhì)量。 本課題的研究建立在目前主流的壓縮算法的基礎(chǔ)上,綜合出各種標(biāo)準(zhǔn)中實(shí)現(xiàn)途徑的共性和優(yōu)勢,將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺上。憑借該種類嵌入式系統(tǒng)配置靈活、資源豐富的特點(diǎn),建立一個可重構(gòu)的內(nèi)核處理模塊。進(jìn)一步的完善算法(運(yùn)算速度、精度)和外圍系統(tǒng)后,就可作為專用視頻壓縮編碼器進(jìn)行門級電路設(shè)計(jì)的原型,構(gòu)建一個片上可編程的獨(dú)立系統(tǒng)。 編碼器設(shè)計(jì)有良好的應(yīng)用前景,通過使用離散余弦變換和熵編碼,對運(yùn)動圖像從空間上進(jìn)行壓縮編碼,使得編碼后的數(shù)據(jù)流適合于傳輸、通信、存儲和編輯等方面的要求。同時,系統(tǒng)的設(shè)計(jì)將解碼的工作量大幅度降低,功能模塊在作適當(dāng)?shù)母膭雍罂蔀榻獯a器的參考設(shè)計(jì)使用。 研究所涉及的各功能模塊都進(jìn)行了系統(tǒng)性的仿真和綜合,滿足工程樣機(jī)的前期研發(fā)需要。

    標(biāo)簽: FPGA 視頻編碼器

    上傳時間: 2013-04-24

    上傳用戶:xiangwuy

  • (2,1,9)軟判決Viterbi譯碼器的設(shè)計(jì)與FPGA實(shí)現(xiàn)

    卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法,它具有譯碼效率高、速度快等特點(diǎn),被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長度為9,碼率為1/2,采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念,闡述了Viterbi算法的原理,重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素,在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器,并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下: 1.對輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式,對歐氏距離的計(jì)算方法進(jìn)行了簡化,以便于用硬件電路方式實(shí)現(xiàn)。 2.對ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式,和全并行的設(shè)計(jì)相比,在滿足譯碼速度的同時,節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式,簡化了控制模塊的邏輯電路,優(yōu)化了系統(tǒng)的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法,與傳統(tǒng)的寄存器交換法相比,減少了寄存器的使用,大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個仿真平臺,采用Modelsim仿真器對設(shè)計(jì)進(jìn)行了功能仿真,結(jié)果完全正確。同時提出了一種在被測設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法,巧妙地利用了Matlab算法仿真程序的輸出結(jié)果,提高了追蹤錯誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過測試,最大運(yùn)行時鐘頻率110MHz,最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較,比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價(jià)值。

    標(biāo)簽: Viterbi FPGA 軟判決 譯碼器

    上傳時間: 2013-07-23

    上傳用戶:葉山豪

  • 卷積碼在CDMA2000中的應(yīng)用及其譯碼器FPGA實(shí)現(xiàn)

    數(shù)字信息在有噪聲的信道中傳輸時,受到噪聲的影響,誤碼總是不可避免的。根據(jù)香農(nóng)信息理論,只要使Es/N0足夠大,就可以達(dá)到任意小的誤碼率。采用差錯控制編碼,即信道編碼技術(shù),可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同,信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小,實(shí)現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運(yùn)用廣泛,被ITU選入第三代移動通信系統(tǒng),作為包括WCDMA,CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu),對CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析,并基于MATLAB平臺做了相應(yīng)的譯碼性能仿真。我們設(shè)計(jì)了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計(jì)上具有以下創(chuàng)新之處:(1)采用通用碼表結(jié)構(gòu),支持可變碼率;幀控制模塊和頻率控制器模塊的設(shè)計(jì)中采用計(jì)數(shù)器、定時器等器件實(shí)現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想,利用四個ACS模塊并行運(yùn)行,加快數(shù)據(jù)處理速度;在ACS模塊中,將路徑度量值存貯器的存儲結(jié)構(gòu)進(jìn)行優(yōu)化,防止數(shù)據(jù)讀寫的阻塞,縮短存儲器讀寫時間,使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出,提出了保護(hù)處理策略。我們還將設(shè)計(jì)結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實(shí)現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力,可以運(yùn)行于40MHZ系統(tǒng)時鐘下,內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性,可以方便地應(yīng)用于CDMA2000移動通信系統(tǒng)。

    標(biāo)簽: CDMA 2000 FPGA 卷積碼

    上傳時間: 2013-06-24

    上傳用戶:lingduhanya

  • 基于FPGA采用PCM通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的研制

    本文研制的數(shù)據(jù)采集器,用于采集導(dǎo)彈過載模擬試車臺的各種參數(shù),來評價(jià)導(dǎo)彈在飛行過程中的性能,由于試車臺是高速旋轉(zhuǎn)體,其工作環(huán)境惡劣,受電磁干擾大,而且設(shè)備要求高,如果遇到設(shè)備故障或設(shè)備事故,其損失相當(dāng)巨大,保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上,選用了基于現(xiàn)場可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的設(shè)計(jì),其優(yōu)點(diǎn)是FPGA技術(shù)在數(shù)據(jù)采集器中可以進(jìn)行模塊化設(shè)計(jì),增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性,并且可以將整個PCM通信系統(tǒng)設(shè)計(jì)成可編程序系統(tǒng),用戶只要稍加變更程序,則系統(tǒng)的被測路數(shù)、幀結(jié)構(gòu)、碼速率、標(biāo)度等均可改變以適應(yīng)任何場合。并且采用合理的糾錯和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過對PCM通信的特點(diǎn)研究,研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個模塊的具體建模與設(shè)計(jì),系統(tǒng)采用的是FPGA技術(shù)來實(shí)現(xiàn)數(shù)據(jù)采集和信號處理,采用VHDL實(shí)現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計(jì)。采用基于NiosII實(shí)現(xiàn)串口通訊,構(gòu)建了實(shí)時性和準(zhǔn)確性通信網(wǎng)絡(luò),實(shí)現(xiàn)了數(shù)據(jù)的采集。 測試數(shù)據(jù)和數(shù)據(jù)采集的實(shí)驗(yàn)結(jié)果證明,采用FPGA技術(shù)實(shí)現(xiàn)PCM信號的編碼、傳輸、解碼,能夠有較強(qiáng)的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現(xiàn)代技術(shù)結(jié)合,并且誤碼率較低,要遠(yuǎn)遠(yuǎn)優(yōu)于傳統(tǒng)的方法。

    標(biāo)簽: FPGA PCM 通信實(shí)現(xiàn) 多路

    上傳時間: 2013-04-24

    上傳用戶:com1com2

  • LDPC碼編碼器FPGA實(shí)現(xiàn)研究

    LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下,結(jié)合連續(xù)相位MSK調(diào)制,滿足歸一化信噪比SNR=2dB時,系統(tǒng)誤碼率低于10-4。根據(jù)課題背景,本文主要研究基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長的平方成正比,編碼復(fù)雜度大,成為編碼硬件實(shí)現(xiàn)的一個障礙;論文針對實(shí)際系統(tǒng)的預(yù)期指標(biāo),通過對多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析,基于1/2碼率,1024和2048兩種幀長,設(shè)計(jì)了三種編碼器的備選方案,分別為直接下三角編碼器,串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對于每種編碼器,分別設(shè)計(jì)了其整體結(jié)構(gòu),并對每種編碼器的功能模塊進(jìn)行深入研究,設(shè)計(jì)完成后利用第3方軟件MODELSIM對編碼器進(jìn)行了時序仿真;根據(jù)時序仿真結(jié)果和綜合報(bào)告對三種編碼方案進(jìn)行比較,最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實(shí)現(xiàn)的編碼方案。 最后,在FPGA中硬件實(shí)現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對其進(jìn)行測試,利用MATLAB仿真程序和串口通信工具最終驗(yàn)證了這種編碼器的正確性和硬件可實(shí)現(xiàn)性。

    標(biāo)簽: LDPC FPGA 編碼器 實(shí)現(xiàn)研究

    上傳時間: 2013-08-02

    上傳用戶:林魚2016

  • 高效的CABAC解碼器設(shè)計(jì)及FPGA實(shí)現(xiàn)

    H.264/AVC是ITU與ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission國際標(biāo)準(zhǔn)化組織/國際電工委員會)聯(lián)合推出的活動圖像編碼標(biāo)準(zhǔn)。作為最新的國際視頻編碼標(biāo)準(zhǔn),H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比,性能有了很大提高,并已在流媒體、數(shù)字電視、電話會議、視頻存儲等諸多領(lǐng)域得到廣泛的應(yīng)用。基于上下文的自適應(yīng)二進(jìn)制算術(shù)編碼(Conrext-based Adaptive Binary Arithmetic Coding,CABAC)是H.264/AVC的兩個熵編碼方案之一,相對于另一熵編碼方案-CAVLC(基于上下文的自適應(yīng)可變長編碼),CABAC具有更高的數(shù)據(jù)壓縮率:在同等編碼質(zhì)量下要比CAVLC提高10%~15%的壓縮率。CABAC能實(shí)現(xiàn)很高的數(shù)據(jù)壓縮率,但這是以增加實(shí)現(xiàn)的復(fù)雜性為代價(jià)的。在已有的硬件實(shí)現(xiàn)方法上,CABAC的解碼效率并不高。 論文在深入研究CABAC解碼算法及其實(shí)現(xiàn)流程,并在仔細(xì)分析了H.264/AVC碼流結(jié)構(gòu)的基礎(chǔ)上,總結(jié)出了影響CABAC解碼效率的各個環(huán)節(jié),并以此為出發(fā)點(diǎn),對CABAC解碼所需中的各個功能模塊進(jìn)行了優(yōu)化設(shè)計(jì),設(shè)計(jì)出一種新的CABAC解碼器結(jié)構(gòu),相對于一般的CABAC解碼器,它的解碼效率得到了顯著提高。論文針對影響CABAC解碼過程的"瓶頸"問題一多次訪問存儲部件影響解碼速率,提出了新的存儲組織方式,并根據(jù)CABAC的碼流結(jié)構(gòu)特性,采用4個子解碼器級聯(lián)的方式來進(jìn)一步提高解碼速率。 最后,用Verilog語言對所設(shè)計(jì)的CABAC解碼器進(jìn)行了描述,用EDA軟件對其進(jìn)行了仿真,并在FPGA上驗(yàn)證了其功能,結(jié)果顯示,該CABAC解碼器結(jié)構(gòu)顯著提高了解碼效率,能夠滿足高檔次實(shí)時通訊的要求。

    標(biāo)簽: CABAC FPGA 解碼器

    上傳時間: 2013-07-03

    上傳用戶:huazi

  • 低速率語音聲碼器的研究與實(shí)現(xiàn)

    數(shù)字語音通信是當(dāng)前信息產(chǎn)業(yè)中發(fā)展最快、普及面最廣的業(yè)務(wù)。語音信號壓縮編碼是數(shù)字語音信號處理的一個方面,它和通信領(lǐng)域聯(lián)系最為密切。在現(xiàn)有的語音編碼中,美國聯(lián)邦標(biāo)準(zhǔn)混合激勵線性預(yù)測(MELP—Mixed Excited Linear Prediction)算法在2.4kb/s的碼率下取得了較好的語音質(zhì)量,具有廣闊的應(yīng)用前景。 FPGA作為一種快速、高效的硬件平臺在數(shù)字信號處理和通信領(lǐng)域具有著獨(dú)特的優(yōu)勢。現(xiàn)代大容量、高速度的FPGA一般都內(nèi)嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實(shí)現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題,而且其靈活的可配置特性,使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預(yù)測聲碼器的研究與設(shè)計(jì)。首先介紹了語音編碼研究的發(fā)展?fàn)顩r以及低速率語音編碼研究的意義,接著在對MELP算法進(jìn)行深入分析的基礎(chǔ)上,提出了利用DSP Builder在Matlab中建模的思路及實(shí)現(xiàn)過程,最后本文把重點(diǎn)放在MELP聲碼器的編解碼器設(shè)計(jì)上,利用DSP Builder、QuartusⅡ分別設(shè)計(jì)了其中的濾波器、分幀加窗處理、線性預(yù)測分析等關(guān)鍵模塊。 在Simulink環(huán)境下運(yùn)用SignalCompiler對編解碼系統(tǒng)進(jìn)行功能仿真,為了便于仿真,系統(tǒng)中沒有設(shè)計(jì)的模塊在Simulink中用數(shù)學(xué)模型代替,仿真結(jié)果表明,合成語音信號與原始信號很好的擬合,系統(tǒng)編解碼后語音質(zhì)量基本良好。

    標(biāo)簽: 低速 語音 聲碼器

    上傳時間: 2013-06-02

    上傳用戶:lili1990

  • 基于FPGA的Turbo碼編譯碼器研究與實(shí)現(xiàn)

    本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo),對Turbo碼的編譯碼算法和用硬件語言將其實(shí)現(xiàn)進(jìn)行了深入的研究。 首先,在理論上對Turbo碼的編譯碼原理進(jìn)行了介紹,確定了Max-log-MAF算法的譯碼算法,結(jié)合CCSDS標(biāo)準(zhǔn),在實(shí)現(xiàn)編碼器時,針對標(biāo)準(zhǔn)中給定的幀長、碼率與交織算法,以及偽隨機(jī)序列模塊與幀同步模塊,提出了相應(yīng)解決方案;而在相應(yīng)的譯碼器設(shè)計(jì)中,采用了FPGA設(shè)計(jì)中“自上而下”的設(shè)計(jì)方法,權(quán)衡硬件實(shí)現(xiàn)復(fù)雜度與處理時延等因素,優(yōu)先考慮面積因素,提高元件的重復(fù)利用率和降低電路復(fù)雜度,來實(shí)現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個系統(tǒng)分割成不同的功能模塊,分別闡述了實(shí)現(xiàn)過程。 然后,基于Verilog HDL 設(shè)計(jì)出12位固點(diǎn)數(shù)據(jù)的Turbo編譯碼器以及仿真驗(yàn)證平臺,與用Matlab語言設(shè)計(jì)的相同指標(biāo)的浮點(diǎn)數(shù)據(jù)譯碼器進(jìn)行性能比較,得到該設(shè)計(jì)的功能驗(yàn)證。 最后,研究了Tuxbo碼譯碼器幾項(xiàng)最新技術(shù),如滑動窗譯碼,歸一化處理,停止迭代技術(shù)結(jié)合流水線電路設(shè)計(jì),將改進(jìn)后的譯碼器與先前設(shè)計(jì)的譯碼器分別在ISE開發(fā)環(huán)境中針對目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合,證實(shí)了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量,減少譯碼時延和存儲器面積從而降低功耗。

    標(biāo)簽: Turbo FPGA 編譯碼器

    上傳時間: 2013-04-24

    上傳用戶:haohaoxuexi

  • 干涉型光纖水聽器信號解調(diào)方法研究

    光纖水聽器自問世以來,在巨大的軍事價(jià)值和民用價(jià)值推動下得到了迅速發(fā)展,已逐漸從實(shí)驗(yàn)室研究階段走向工程應(yīng)用。同時隨著光纖水聽器的不斷發(fā)展,對水聲信號的檢測技術(shù)以及數(shù)字處理能力也提出了新的要求。論文在此背景下開展了一系列研究工作,并提出了利用FPGA(Field ProgrammableGate Array,現(xiàn)場可編程門陣列)實(shí)現(xiàn)光纖3×3耦合器解調(diào)算法的新思路。 目前干涉型光纖水聽器的解調(diào)一般采用PGC(Phase Generated Carrier,相位生成載波技術(shù))技術(shù)和基于3×3光纖耦合器干涉的解調(diào)技術(shù)。PGC技術(shù)在解調(diào)過程中引入了載波信號,它對采樣率,激光器等的要求都較高,因此我們把目光投向3×3耦合器解調(diào)技術(shù),文中對其解調(diào)原理進(jìn)行了闡述,對采樣率的確定進(jìn)行了討論,并對3×3耦合器三路輸出不對稱的情況進(jìn)行了分析,最后在本文的結(jié)論部分提出了基于3×3耦合器解調(diào)的改良方案。 目前,光纖信號數(shù)字化解調(diào)的硬件實(shí)現(xiàn)采用DSP(Digital Signal Process,可編程數(shù)字信號處理器)信號處理機(jī),與之相比,F(xiàn)PGA解調(diào)具有速度快、資源占用少、易于擴(kuò)展等優(yōu)勢。本文對FPGA與DSP、ASIC(application-specificintegrated circuit,專用集成電路)實(shí)現(xiàn)方案進(jìn)行了對比,分析了適合利用FPGA實(shí)現(xiàn)的算法所應(yīng)具備的特征;介紹了3×3耦合器解調(diào)算法中各個模塊的設(shè)計(jì)情況;分析了系統(tǒng)的工作情況,硬件的構(gòu)造及芯片的選擇,最后驗(yàn)證了利用FPGA可以實(shí)現(xiàn)3×3耦合器解調(diào)算法。

    標(biāo)簽: 干涉型 光纖水聽器 信號解調(diào) 方法研究

    上傳時間: 2013-07-03

    上傳用戶:love1314

  • TS流復(fù)用器及其接口

    在數(shù)字電視系統(tǒng)中,MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù),能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場潛力巨大,因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù):PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法,給出了實(shí)現(xiàn)方法,并通過了硬件驗(yàn)證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究,給出了設(shè)計(jì)方法,并通過了硬件驗(yàn)證。 本文的主要工作如下: ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析,并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺,并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法,在FPGA中成功實(shí)現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了.ASI接口,主要分析了位同步的實(shí)現(xiàn)過程,實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口,提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì),并進(jìn)行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分,硬件平臺及接口采用Verilog語言實(shí)現(xiàn),PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活,且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時進(jìn)行,極大的提高了工作效率。 整個項(xiàng)目設(shè)計(jì)采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設(shè)計(jì)平臺下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器,經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。

    標(biāo)簽: TS流 復(fù)用器 接口

    上傳時間: 2013-06-10

    上傳用戶:01010101

主站蜘蛛池模板: 延安市| 曲沃县| 元氏县| 宣城市| 贵德县| 西畴县| 兖州市| 临高县| 敦煌市| 乌兰县| 南昌县| 绥阳县| 凌海市| 称多县| 蛟河市| 高雄市| 德令哈市| 甘南县| 苏尼特右旗| 封丘县| 安吉县| 富锦市| 太仆寺旗| 封开县| 本溪| 威信县| 咸宁市| 固阳县| 巧家县| 南陵县| 汉中市| 岗巴县| 漯河市| 河北区| 纳雍县| 曲靖市| 大埔县| 蕲春县| 中西区| 宾阳县| 台安县|