亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

頻率計數(shù)器

  • 基于FPGA的Turbo碼編譯碼器設(shè)計.rar

    作為性能優(yōu)異的糾錯編碼,Turbo碼自誕生以來就一直受到理論界以及工程應(yīng)用界的關(guān)注。TD—SCDMA是我國擁有自主知識產(chǎn)權(quán)的3G通信標準,該標準把Turbo碼是作為前向糾錯體制,但Turbo碼的譯碼算法比較復(fù)雜并且需要多次迭代,這造成Turbo碼譯碼延時大,譯碼速度慢,因此限制了Turbo碼的實際應(yīng)用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進行簡化,加速,使其轉(zhuǎn)化成為適合在硬件上實現(xiàn)的算法,將實驗室的理論研究成果轉(zhuǎn)化成為硬件產(chǎn)品。 論文主要的研究內(nèi)容有以下兩點: 其一,提出信道自適應(yīng)迭代譯碼方案。在事先設(shè)定最大迭代次數(shù)的情況下,自適應(yīng)Turbo碼譯碼算法能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)。 仿真結(jié)果表明:該自適應(yīng)迭代譯碼方案能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù),在保證譯碼性能基本上沒有損失的情況下,有效減少譯碼時間,明顯提高譯碼速度。 其二,根據(jù)得到的信道自適應(yīng)迭代譯碼方案,借助Xilinx公司Spartan3 FPGA硬件平臺,使用Verilog硬件描述語言,將用C/C++語言寫成的信道自適應(yīng)迭代譯碼算法轉(zhuǎn)化成為硬件設(shè)計實現(xiàn),得到硬件電路,并對得到的譯碼器硬件電路進行測試。 測試結(jié)果表明:隨著信道的變化,硬件電路的譯碼速度也隨之自動變化,信噪比越高譯碼速度越快,并且硬件譯碼器性能(誤比特率)與實驗仿真基本一致。

    標簽: Turbo FPGA 編譯碼器

    上傳時間: 2013-05-31

    上傳用戶:huyiming139

  • MPEG2視頻解碼器的FPGA設(shè)計.rar

    MPEG-2是MPEG組織在1994年為了高級工業(yè)標準的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標準,其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標準,也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內(nèi)容,建立系統(tǒng)級設(shè)計方案,設(shè)計FPGA原型芯片,并在FPGA系統(tǒng)中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現(xiàn)ASIC的前端設(shè)計。完成的主要工作包括以下幾個方面: 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計,采用了自頂而下的設(shè)計方法,實現(xiàn)系統(tǒng)的功能單元的劃分;根據(jù)其視頻解碼的特點,確定解碼器的控制方式;把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù),實現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實現(xiàn)了具體模塊的設(shè)計:根據(jù)本文研究的要求,在比特流格式器模塊設(shè)計中提出了特有的解碼方式;在可變長模塊中的變長數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實現(xiàn),大大減少了變長數(shù)據(jù)解碼的時間;IQ、IDCT模塊采用流水的設(shè)計方法,減少數(shù)據(jù)計算的時間:運動補償模塊,針對模塊數(shù)據(jù)運算量大和訪問幀存儲器頻繁的特點,采用四個插值單元同時處理,增加像素緩沖器,充分利用并行性結(jié)構(gòu)等方法來加快運動補償速度。 3.根據(jù)視頻解碼的參考軟件,通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗證模塊的功能正確性。最后用FPGA開發(fā)板實現(xiàn)了解碼系統(tǒng)的原型芯片驗證,取得了良好的解碼效果。 整個設(shè)計采用Verilog HDL語言描述,通過了現(xiàn)場可編程門陣列(FPGA)的原型驗證,并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經(jīng)過實際視頻碼流測試,本文設(shè)計可以達到MPEG-2視頻主類主級的實時解碼的技術(shù)要求。

    標簽: MPEG2 FPGA 視頻解碼器

    上傳時間: 2013-07-27

    上傳用戶:ice_qi

  • 數(shù)字電視傳輸系統(tǒng)中LDPC碼編碼器的研究與FPGA實現(xiàn).rar

    自香農(nóng)先生于1948年開創(chuàng)信息論以來,經(jīng)過將近60年的發(fā)展,信道編碼技術(shù)已經(jīng)成為通信領(lǐng)域的一個重要分支,各種編碼技術(shù)層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯碼,并已在數(shù)字電視、無線通信、磁盤存儲等領(lǐng)域得到大量應(yīng)用。 目前數(shù)字電視已經(jīng)成為最熱門的話題之一,用手機看北京奧運,已經(jīng)成為每一個中國人的夢想。最近兩年我國頒布了兩部與數(shù)字電視有關(guān)的通信標準,分別是數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數(shù)字電視正與每個人走得越來越近,我國預(yù)期在2015年全面實現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標準的核心技術(shù)之一的前向糾錯碼技術(shù)已經(jīng)成為眾多科研單位的研究熱點,相應(yīng)的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式,在CMMB標準中用到了LDPC碼和RS碼的級聯(lián)編碼方式,在DVB-S2標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式。 本論文以目前最重要的三個與數(shù)字電視相關(guān)的標準:數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)、手機電視標準(CMMB)以及數(shù)字衛(wèi)星電視廣播標準(DVB-S2)為切入點,深入研究它們的編碼方式,設(shè)計了這三個標準中的LDPC碼編碼器,并在FPGA上實現(xiàn)了前兩個標準的編碼芯片,實現(xiàn)了DMB-TH標準中0.4、0.6以及0.8三種碼率的復(fù)用。在研究CMMB標準中編碼器設(shè)計時,提出一種改進的LU分解算法,該分解方式適合任意的H矩陣,具有一定的廣泛性。測試結(jié)果表明,芯片邏輯功能完全正確,速度和資源消耗均達到了標準的要求,具有一定的商用價值。

    標簽: LDPC FPGA 數(shù)字電視

    上傳時間: 2013-07-07

    上傳用戶:327000306

  • 基于軟件無線電的16QAM調(diào)制解調(diào)器設(shè)計與FPGA實現(xiàn).rar

    本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合,在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實現(xiàn)。在當今頻譜資源日趨緊缺的情況下有很大現(xiàn)實意義。 論文對16QAM軟件實現(xiàn)的基礎(chǔ)理論,帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析;深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實現(xiàn)結(jié)構(gòu);對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究;16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計采用自項向下設(shè)計思想;采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實現(xiàn)代碼輸入;對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進行系統(tǒng)級仿真,并對實現(xiàn)的各模塊的可行性仿真驗證,在此基礎(chǔ)上,完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊;解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波,升余弦滾降濾波,以及16QAM解碼等模塊,實現(xiàn)了16QAM調(diào)制器;給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強型數(shù)字鎖相環(huán)EPLL的實現(xiàn)結(jié)構(gòu)進行了研究和性能分析。

    標簽: FPGA QAM 16

    上傳時間: 2013-07-10

    上傳用戶:kennyplds

  • 基于FPGA的TS流復(fù)用器及其接口的設(shè)計與實現(xiàn).rar

    在數(shù)字電視系統(tǒng)中,MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù),能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場潛力巨大,因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù):PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現(xiàn)方法,并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進行了分析與研究,給出了設(shè)計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復(fù)用器整體功能進行詳細分析,并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺,并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法,在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了.ASI接口,主要分析了位同步的實現(xiàn)過程,實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口,提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計,并進行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分,硬件平臺及接口采用Verilog語言實現(xiàn),PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活,且軟件設(shè)計與硬件設(shè)計可同時進行,極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器,經(jīng)測試達到了預(yù)期的性能和技術(shù)指標。

    標簽: FPGA TS流 復(fù)用器

    上傳時間: 2013-08-03

    上傳用戶:gdgzhym

  • 全并行Viterbi譯碼器的FPGA實現(xiàn)

      本文對于全并行Viterbi譯碼器的設(shè)計及其FPGA實現(xiàn)方案進行了研究,并最終將用FPGA實現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。  首先介紹了卷積碼及Viterbi譯碼算法的基本原理,并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現(xiàn)的一些經(jīng)典算法,對這些算法的硬件結(jié)構(gòu)設(shè)計進行優(yōu)化并利用FPGA實現(xiàn),而后在QuartusⅡ平臺上對各模塊的實現(xiàn)進行仿真以及在Matlab平臺上對結(jié)果進行驗證。最后給出Viterbi譯碼模塊應(yīng)用在實際系統(tǒng)上的誤碼率測試性能結(jié)果。  測試結(jié)果表明,系統(tǒng)的誤碼率達到了工程標準的要求,從而驗證了譯碼器設(shè)計的可靠性,同時所設(shè)計的基于FPGA實現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽?yīng)用場合。

    標簽: Viterbi FPGA 并行 譯碼器

    上傳時間: 2013-07-30

    上傳用戶:13913148949

  • 基于ARM和WindowsCE的H264解碼器的研究及優(yōu)化

    隨著通信產(chǎn)業(yè)的發(fā)展,尤其是今年3G牌照的發(fā)放,視頻業(yè)務(wù)在移動多媒體方面將會有更加重要的地位,所以在移動終端上實現(xiàn)支持高效視頻編碼標準的解碼功能就成為一項非常有實際意義的工作。 H.264作為新一代的高壓縮率的視頻標準,憑借其較高的壓縮率和優(yōu)秀圖像質(zhì)量,使得H.264只要利用較小的空間就能存儲更多的視頻數(shù)據(jù),在更低的網(wǎng)絡(luò)帶寬條件下提供更優(yōu)質(zhì)量的視頻。然而高度的壓縮必然付出較高的硬件代價。如何能完成視頻良好解碼并能節(jié)約硬件資源成為研究熱點。 考慮到H.264視頻編解碼的計算復(fù)雜度,在硬件選擇上一般比較注重高性能處理器的選擇。計算目前主流的實現(xiàn)方式包括ASIC的專用集成芯片實現(xiàn)或者是DSP的軟件實現(xiàn)。ARM處理器伴隨技術(shù)的進步,尤其是對支持數(shù)字信號處理的功能加強后,在視頻編解碼領(lǐng)域的應(yīng)用也越來越廣泛。 本文以WindowsCE5.0和S3C2440A嵌入式平臺作為H.264解碼器的載體,研究的代碼版本是t264-src-0.14,主要進行了以下幾個方面的工作: 研究了H.264視頻壓縮標準和它的體系結(jié)構(gòu),尤其是對解碼器部分進行了硬件要求的分析。 深入研究了WINCE5.0和ARM結(jié)合的平臺特性,根據(jù)實際的硬件平臺需要,定制了相應(yīng)的操作系統(tǒng)。 完成了基于T264代碼的解碼庫在WINCE5.0下的移植,并進行了相應(yīng)的代碼和算法的優(yōu)化并完成了基于WINCE5.0操作系統(tǒng)下播放程序的編寫。 通過實驗數(shù)據(jù)證明,在基于單核的ARM芯片中,主要靠軟件進行QCIF格式的H.264視頻解碼從而獲得良好播放效果的方法是有效的。

    標簽: WindowsCE H264 ARM 解碼器

    上傳時間: 2013-07-24

    上傳用戶:myworkpost

  • 基于H.264的無線傳輸差錯控制及解碼器的ARM實現(xiàn)

    信息化社會的到來以及IP技術(shù)的興起,正深刻的改變著電信網(wǎng)絡(luò)的面貌以及未來技術(shù)發(fā)展的走向。無線通信技術(shù)的發(fā)展為實現(xiàn)數(shù)字化社區(qū)提供了有力的保證。而視頻通信則成為多媒體業(yè)務(wù)的核心。如何在環(huán)境惡劣的無線環(huán)境中,實時傳輸高質(zhì)量的視頻面臨著巨大的挑戰(zhàn),因此這也成為人們的研究熱點。 對于無線移動信道來說,網(wǎng)絡(luò)的可用帶寬是有限的。由于多徑、衰落、時延擴展、噪聲影響和信道干擾等原因,無線移動通信不僅具有帶寬波動的特點,而且信道誤碼率高,經(jīng)常會出現(xiàn)連續(xù)的、突發(fā)性的傳輸錯誤。無線信道可用帶寬與傳輸速率的時變特性,使得傳輸?shù)目煽啃源鬄榻档汀?視頻播放具有嚴格的實時性要求,這就要求網(wǎng)絡(luò)為視頻的傳輸提供足夠的帶寬.有保障的延時和誤碼率。為了獲得可接受的重建視頻質(zhì)量,視頻傳輸至少需要28Kbps左右的帶寬。而且視頻傳輸對時延非常敏感。然而無線移動網(wǎng)絡(luò)卻無法提供可靠的服務(wù)質(zhì)量。 基于無線視頻通信面臨的挑戰(zhàn),本文在對新一代視頻編碼國際標準H.264/AVC研究的基礎(chǔ)上,主要在提高其編碼效率和H.264的無線傳輸抗誤碼性能,以及如何在嵌入式環(huán)境下實現(xiàn)H.264解碼器進行了研究。 結(jié)合低碼率和幀內(nèi)刷新,提出一種針對感興趣區(qū)的可變幀內(nèi)刷新方法。實驗表明該方法可以使用較少的碼率對感興趣區(qū)域進行更好的錯誤控制,以提高區(qū)域圖像質(zhì)量,同時能根據(jù)感興趣區(qū)及信道的狀況自動調(diào)整宏塊刷新數(shù)量,充分利用有限的碼率。 為了有效的平衡編碼效率和抗誤碼能力的之間的矛盾,筆者提出了一種自適應(yīng)FMO(Flexible Macroblock Order)編碼方法,可根據(jù)圖像的復(fù)雜度自適應(yīng)地選擇編碼所需的FMO模式。仿真結(jié)果表明這種FMO編碼方式完全可行,且在運動復(fù)雜度頻繁變化時效果更加明顯,完全可應(yīng)用在環(huán)境惡劣的無線信道中。 在對嵌入式PXA270硬件結(jié)構(gòu)和X264研究的基礎(chǔ)上,基本實現(xiàn)了基于H.264的嵌入式解碼,在PXA270基礎(chǔ)上進行環(huán)境的配置,定制WirtCE操作系統(tǒng),并編譯、產(chǎn)生開發(fā)所用的SDK和下載內(nèi)核到目標機。利用開發(fā)工具EVC實現(xiàn)在PC機上的實時開發(fā)和在線仿真調(diào)試,最終實現(xiàn)了對無差錯H.264碼流實時解碼。

    標簽: 264 ARM 無線傳輸 差錯控制

    上傳時間: 2013-06-18

    上傳用戶:也一樣請求

  • 基于ARM和Linux的超高頻讀寫器設(shè)計與實現(xiàn)

    UHF(Ultra High Frequency,超高頻)RFID(Radio Frequency Identification,射頻身份識別)技術(shù)是近幾年剛剛開始興起并得到迅速推廣應(yīng)用的一門新技術(shù)。該技術(shù)已被廣泛應(yīng)用于工業(yè)自動化、商業(yè)自動化、交通運輸控制管理等眾多領(lǐng)域。但是,基于超高頻頻段讀寫器的研制在我國尚處于起步階段,傳統(tǒng)的超高頻讀寫器都是在單片機的基礎(chǔ)上實現(xiàn)的,這類讀寫器很難實現(xiàn)復(fù)雜的多任務(wù)功能;隨著經(jīng)濟的飛速發(fā)展,能夠與網(wǎng)絡(luò)互聯(lián)并且?guī)в胁僮飨到y(tǒng)的超高頻讀寫器越來越受人們的青睞與追求。針對這些問題,本文設(shè)計并實現(xiàn)了一種基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器,主要內(nèi)容有: (1)分析了射頻識別技術(shù)的發(fā)展歷程和前景,以嵌入式技術(shù)為研究背景,結(jié)合軟硬件開發(fā)平臺,給出了一種基于ARM和Linux的超高頻讀寫器設(shè)計思路,指出了選題研究的目的和意義。 (2)闡述了超高頻讀寫器的原理及其應(yīng)用,分析了讀寫器和標簽之間進行數(shù)據(jù)傳輸時所用到的相關(guān)技術(shù);在給出超高頻讀寫器主要技術(shù)性能指標及功能要求的基礎(chǔ)上給出了基于ARMS3C2410和Linux超高頻讀寫器系統(tǒng)的總體設(shè)計,同時對系統(tǒng)構(gòu)建過程中所用到的軟硬件進行了器件選型。 (3)實現(xiàn)了超高頻讀寫器系統(tǒng)硬件電路的模塊設(shè)計,主要包括主控電路模塊、存儲電路模塊、電源模塊、以太網(wǎng)模塊、液晶顯示模塊以及射頻收發(fā)模塊;闡述了各模塊的組成原理與實現(xiàn)方法,完成了硬件電路的原理圖繪制及PCB制板。 (4)根據(jù)系統(tǒng)的軟件需求,構(gòu)建了一個進行嵌入式開發(fā)所需的軟件平臺。建立了交叉編譯環(huán)境以及NFS開發(fā)調(diào)試環(huán)境;移植了系統(tǒng)啟動所需的引導(dǎo)程序bootloader;實現(xiàn)了嵌入式Linux操作系統(tǒng)內(nèi)核、文件系統(tǒng)的配置與移植;給出了Linux系統(tǒng)下典型設(shè)備(觸摸屏、網(wǎng)絡(luò)接口、LCD)驅(qū)動程序的移植方法。 (5)結(jié)合實驗測試環(huán)境,對超高頻讀寫器輸出功率,讀寫器發(fā)送命令以及標簽應(yīng)答波形進行了測試與分析;對讀寫器的整機性能進行了聯(lián)機測試,給出了讀寫器系統(tǒng)的實際運行效果圖,同時對測試結(jié)果進行了總結(jié)。 實際應(yīng)用結(jié)果表明,基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器能夠?qū)崿F(xiàn)接入網(wǎng)絡(luò)的功能,其讀寫速度、識別率以及識別距離等技術(shù)性能指標均達到或優(yōu)于設(shè)計標準要求,該讀寫器在與PC機連接的情況下能進行數(shù)據(jù)處理,樣機系統(tǒng)運行穩(wěn)定可靠,達到了預(yù)期的設(shè)計目標。

    標簽: Linux ARM 超高頻 讀寫器

    上傳時間: 2013-07-25

    上傳用戶:saharawalker

  • JPEG2000標準中算術(shù)編碼的FPGA設(shè)計與碼率控制算法的研究

    JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準,其優(yōu)良的壓縮特性使得它將具有廣泛的應(yīng)用領(lǐng)域。JPEG2000算法非常復(fù)雜,圖像編碼過程占用了大量的處理器時間開銷和內(nèi)存開銷,因而通過對JPEG2000算法進行優(yōu)化并采用硬件電路來實現(xiàn)JPEG2000標準的部分或全部內(nèi)容,對加快編碼速度從而擴展其應(yīng)用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容,其一是JPEG2000算術(shù)編碼器算法的研究與硬件設(shè)計,其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設(shè)計。在研究算術(shù)編碼器過程中,首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程,之后采用有限狀態(tài)機和二級流水線技術(shù),并在不影響關(guān)鍵路徑的情況下通過對算術(shù)編碼步驟優(yōu)化采用硬件描述語言對算術(shù)編碼器進行了設(shè)計,并通過了功能仿真與綜合。實驗證明該設(shè)計不但編碼速度快,而且流水線短,硬件設(shè)計的復(fù)雜度低且易于控制。 在研究碼率控制算法過程中,首先結(jié)合率失真理論建立了算法的數(shù)學(xué)模型,并驗證了該算法的有效性,之后深入分析了該數(shù)學(xué)模型的實現(xiàn)流程,找出影響算法效率的關(guān)鍵路徑。在對算法優(yōu)化時采用黃金分割點算法代替原來的二分查找法,并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明,采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計算效率提高了60%以上。之后,分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現(xiàn),又提出了一種失真更低的比特分配方案,即按照“失真/碼長”值從大到小通道編碼順序進行編碼,通過對該算法的仿真驗證,得出在固定碼率條件下新算法將產(chǎn)生更少的失真。

    標簽: JPEG 2000 FPGA 標準

    上傳時間: 2013-07-13

    上傳用戶:long14578

主站蜘蛛池模板: 株洲县| 偏关县| 娄底市| 梨树县| 全椒县| 浦江县| 革吉县| 永嘉县| 阜宁县| 云梦县| 新田县| 道真| 依安县| 盐山县| 吴堡县| 临武县| 枣阳市| 棋牌| 沂南县| 龙州县| 沙湾县| 德惠市| 宜昌市| 蕉岭县| 常德市| 庐江县| 南京市| 墨玉县| 台湾省| 永和县| 时尚| 玉山县| 霍林郭勒市| 淅川县| 嘉善县| 乌兰浩特市| 富平县| 吉安县| 军事| 漳平市| 梧州市|