隨著列車自動化控制和現場總線技術的發展，基于分布式控制系統的列車通信網絡技術TCN（IEC-61375）在現代高速列車上得到廣泛應用。TCN協議將列車通信網絡分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實現對開式列車中的互聯車輛間的數據傳輸和通信，MVB實現車載設備的協同工作和互相交換信息。 本文介紹了國內外列車通信網絡的發展情況和各自優勢，分析了MVB一類設備底層協議。研究利用FPGA實現MVB控制芯片MVBC，用ARM作為微處理器實現MVB一類設備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設計方法，RLT硬件描述語言實現MVB控制芯片MVBC一類設備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統的移植。在eCos實時操作系統上，完成了驅動和上層應用程序，包括端口初始化、端口配置、幀收發指令和報文分析。 為了驗證設計的正確性，在設計的硬件平臺基礎上，搭建了MVB通信網絡的最小系統，對網絡進行系統功能測試。測試結果表明：設計方案正確，達到了設計的預期要求。
上傳時間： 2013-08-03
上傳用戶：bruce5996
DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外，大量的嵌入式系統也紛紛采用DDR2內存，越來越多的SoC系統芯片中會集成有DDR2接口模塊。因此，設計一款匹配DDR2的內存控制器將會具有良好的應用前景。 論文在研究了DDR2的JEDEC標準的基礎上，設計出DDR2控制器的整體架構，采用自項向下的設計方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執行模塊和數據通道模塊的RTL級設計。根據在設計中遇到的問題，對DDR2控制器的整體架構進行改進與完善。在分析了Altera數字PHY的基本性能的基礎上，設計DDR2控制器與數字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺，針對設計的具體功能進行仿真驗證，并實現在Altera Stratix II GX90開發板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。 論文設計的DDR2控制器的主要特點是： 1.支持數字PHY電路，不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口，節約了設計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個DDR2存儲芯片，使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術，充分發揮DDR2內存的特性。 5.自動DDR2刷新控制，方便用戶對DDR2內存的控制。
上傳時間： 2013-06-10
上傳用戶：ynzfm
信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。
上傳時間： 2013-04-24
上傳用戶：lingduhanya
本文介紹了一個基于CPLD／FPGA的嵌入式IP核設計。論文在闡述可編程邏輯器件及其發展趨勢的基礎上，探討了知識產權復用理念，MCU的復雜化設計以及數字信號傳輸與處理的速度要求。結合國內外對CPLD／FPGA的使用現狀，引出了在CPLD／FPGA上開發嵌入式模塊程序的理念并提出了設計實現方法和設計實例。課題的設計目標為開發一個基于CPLD／FPGA的USBIP模塊，實現開發板與PC機之間的USB通信。設計過程首先進行硬件設計，在FPGA開發板上開發擴展板；其次用ISE開發軟件進行FPGA數字化設計；在軟件開發完成后，將配置生成的比特流文件通過JTAG電纜下載到FPGA開發板上，實現FPGA開發板與PC機之間的通信。 該設計具有很高的實用性，它進一步擴大了可編程芯片的領地，將復雜專有芯片擠向高端和超復雜應用；它使得IP資源復用理念得到更普遍的應用；為基于FPGA的嵌入式系統設計提供了廣闊的思路。
上傳時間： 2013-07-05
上傳用戶：隱界最新
本文研究數字音頻無線傳輸中的前向糾錯(FEC)算法和電路的設計及實現.在本文中介紹了一種基于Altera公司的FPGA Cyclone芯片的實現方案.文章首先介紹了本前向糾錯系統采用的方案,然后從總體規劃的角度介紹了整個系統的內部結構、模塊劃分及所采用的設計方法和編程風格.之后對各個模塊的設計進行了詳細的描述,并給出了測試數據、實現結果及時序仿真波形圖,并對設計的硬件下載驗證進行了詳細描述.本文對FEC中的主要功能模塊,諸如Reed-Solomon編解碼,交織與解交織,以及與外圍的接口電路等給出了基本算法以及基于FPGA及硬件描述語言的解決方法.
上傳時間： 2013-04-24
上傳用戶：duoshen1989
jm編碼算法描述及配置文件參數解釋,包括h.264算法描述和參數解釋
上傳時間： 2013-06-06
上傳用戶：cjf0304
目前，許多高校在機房管理上使用了IC 卡，其中少數機房是使用接觸式IC卡，眾所周知，接觸式IC 卡在可靠性、易用性、安全性、高抗干擾性和工作距離方面不及非接觸式IC 卡，因此很多接觸式IC 卡基本已被非接觸式IC 卡取代。 經過調研發現，使用IC 卡的機房管理系統的基本工作方式是每個機房中配置了1個IC 卡讀寫終端和1 臺監控機。IC 卡讀卡終端只是一個普通的讀卡器，只負責讀取卡內信息，并通過串口等通信方式將IC 卡信息傳輸給監控機，讀卡終端本身沒有信息存儲功能，實際的計費管理完全是通過監控計算機控制，監控計算機向中心服務器端定時或實時傳輸刷卡信息。由于整個系統要占用一臺微機，而且中間的信息傳遞、計費環節都要由它來完成，不僅浪費資源，而且也增加了安全隱患。在這種工作模式下，會出現一些問題和漏洞： 1) 可靠性不高由于讀卡設備與監控計算機之間的信息傳輸只是暫時保存在監控計算機中，如果監控計算機遭到病毒襲擊或者出現硬件故障，將出現無法挽回的后果。而且由于學生信息都保存在監控計算機中，因此存在著人為偽造、篡改和徇私舞弊行為的極大可能。 2) IC卡的特點未完全體現IC卡除了能標識身份外，還有電子錢包功能，能對其進行充值和扣款，但是上述方法基本上IC卡只用做標識身份，實際的每次扣款，都是由監控計算機和中心服務器來完成，基本與讀卡設備無關。 3) 不方便學生上機和收費管理學生每次上機刷卡，都要由監控計算機連接中心服務器端，由中心服務器端讀出學生信息，進行核對，而且對學生的扣款需要額外的計算機軟件來進行計時和計費處理，顯得比較繁瑣。 鑒于以上問題，為提高機房管理效率，降低工作強度，并及時處理機房發生的故障，采用機房計費管理系統勢在必行。如果能在讀卡終端設備中完成計費的大部分功能，并且增加存儲功能，這樣就可以減少監控計算機的負擔，甚至讀卡終端設備可以直接與中心服務器通信，不僅能增加系統的可靠性和安全性而且還充分利用了IC 卡的功能，還降低了財務統計和計算帶來的麻煩。 目前已經應用于機房管理的解決方案主要有3種方式，即:軟硬件結合控制方式、帳號方式和門禁方式。鑒于設計要求，并且考慮到安全、可靠、簡單等因素，如果在軟硬件結合控制方式中，把更多的任務交由讀卡終端，比如由讀卡終端來存儲數據、計費管理，同時如果讀卡終端能實現TCP/IP 通信，那么監控計算機的任務就大大降低，甚至可以由讀卡終端直接與中心服務器通信。就減少了一些不必要的麻煩和安全風險。本論文的設計就是基于這一點來進行的。 本系統要求數據傳輸穩定可靠，實時性要好，另外考慮到性價比等因素，綜合考慮選擇將μC/OS-II 操作系統移植到ARM7 上作為開發平臺。在此平臺基礎上，考慮到TCP/IP協議棧的實現與要采用的硬件的性能以及實現的成本有關。從解決這一技術問題出發，結合本論文研究的應用對象，決定使用嵌入式操作系統，此種方案可以描述為嵌入式TCP/IP協議棧＋嵌入式操作系統＋微控制器。 本文介紹了一種基于ARM7的IC 卡機房管理終端的設計方案。該系統在ARM7的基礎上實現了μC/OS-Ⅱ操作系統的移植和TCP/IP協議棧的嵌入，能夠正確讀寫IC 卡信息，增加了SD 卡存儲功能，完成計費操作，實現液晶顯示功能，能夠通過以太網或串口直接與服務器通信。 本文詳細介紹了整個機房管理系統終端的硬軟件設計，給出了嵌入式操作系統μC/OS-Ⅱ在ARM7 處理器上的詳細移植過程，介紹了一種TCP/IP協議棧和基于套接字的編程方法，同時也提供了一種多卡操作的防沖突機制。 同目前大多數機房管理系統相比，該系統有如下特點： 1) 由于使用了嵌入式操作系統μC/OS-Ⅱ，提高了系統的實時性和反應時間，任務管理和調度更加方便有效。 2) 由讀卡終端來進行計費操作，降低了服務器端的工作壓力，同時降低了安全風險。 3) 增加了數據存儲功能，提高了系統的可靠性，有利于數據的查詢和故障的恢復。 4) 增加了對無效卡、注銷卡和欠費卡的判斷與處理，對惡意操作或者有意或者無意的逃費操作采取了積極有效的措施。 5) 以太網通信克服了以往串口通信的傳輸距離短、傳輸速率慢等缺點，使得通信更加方便、高效，并且可以進行遠距離傳輸和控制。
上傳時間： 2013-07-09
上傳用戶：淺言微笑
隨著經濟的發展，城市交通的壓力越來越大，很多城市都開始建設地鐵項目，發展地下軌道交通事業。在地鐵列車上，駕駛員需要方便、快捷地控制各種語音功能，保障列車可靠、安全的運行，從而為乘客提供優質的服務。駕駛員語音控制器就是為了滿足這一需求而提出來的。 在描述列車乘客信息系統的發展、介紹了公共廣播系統的功能的之后，本文分析了駕駛員語音控制器的設計需求，設計了一種具有人機交互功能的駕駛員語音控制器。它帶有LCD顯示屏和輸入鍵盤；能夠在內部存儲路線、站點和緊急信息等用戶數據。通過窗口菜單以圖形化的方式向駕駛員顯示列車運行信息。通過通信端口，按照雙方約定的通訊格式，將運行模式，路線站點，緊急信息等內容發送給列車顯示與廣播控制單元，完成語音及顯示控制。根據需求分析，提出了一種基于ARM的控制器設計平臺。設計了該控制器的硬件和軟件的整體方案，采用模塊化設計的思想給出了系統各主要模塊的具體設計與實現方法，并給出了相關電路的實現原理圖。最后介紹了本控制器的測試方法與過程，并給出了具體應用。該駕駛員語音控制器實現了人工廣播、司機對講、緊急對講和系統設置等功能。具有操作方便、便于維護、可配置、成本低等優點，滿足了駕駛員以及列車語音與顯示控制的實際需求。關鍵詞：ARM；RS485；乘客信息系統；圖形用戶界面；嵌入式系統
上傳時間： 2013-07-30
上傳用戶：電子世界
信息技術的發展，數字化產品的普及，導致了對嵌入式開發的巨大需求。以Linux為宿主機系統，搭配一個交叉編譯環境，為嵌入式設備生成可執行程序己成為現在日益流行的編譯嵌入式軟件的解決方案。而開放源代碼的GNUT具鏈是一套開源的開發環境，是嵌入式軟件開發中理想的交叉編譯器。但現有GNUI具鏈支持的平臺并不能滿足層出不窮的嵌入式產品的開發需要，仍有許多平臺得不到支持，例如我們進行的minix向ARM-MINIX平臺的移植。 本文以在linux環境下構建MINIX嵌入式系統的交叉編譯工具鏈為背景，首先介紹了交叉編譯系統的基本組成和結構，以及利用GCC構建交叉編譯環境的優越性。然后對目標平臺作了介紹。分析了GCC編譯器，說明了GCC的設計思想，系統結構，介紹了GNU Binutils的功能，使用方法；接著分析了GNU工具鏈中的GAS和GLD的實現機制及源代碼結構，由于BFD是GNUBinutils的基礎，GAS和GLD都是使用BFD庫來操作目標文件，因此在這一部分本文對BFD庫的工作機制，數據結構也作了重點分析。緊接著說明了GCC交叉編譯系統的移植思路和方法，實現難點，以及一些相關技術細節，這涉及到了若干重要的C源文件，Makefile，配置文件的修改，重點給出了BFD庫，GAS和GLD的分析及其重定向(通常GCC生成的目標程序是針對GNU/Linux系統的)的實現；然后本文給出了在GNU/Linux宿主機上構建針對ARM-MINIX的參數設置及過程：最后對本文所做的工作進行了總結。
上傳時間： 2013-05-31
上傳用戶：wangzhen1990
PCI(Peripheral Component Interconnect)總線以其高性能、低成本、開放性、獨立于處理器、軟件透明等眾多優點成為當今最流行的計算機局部總線。在嵌入式系統領域中，許多IP都是基于PCI總線設計的。本文闡述一種以ARM9作為CPU的嵌入式系統的PCI北橋設計與驗證。 首先介紹基于ARM的嵌入式系統結構，并深入研究PCI2.2總線行為規范。在此基礎上提出一種基于ARM處理器的PCI總線北橋的設計方案，整個設計主要分為主設備接口模塊，目標設備接口模塊，配置寄存器模塊和集成總線仲裁器三大部分。對于主設備接口模塊和目標設備接口模塊，論文主要從數據通路和控制路徑的實現兩方面進行闡述。對于集成的總線仲裁器，設計采用兩優先級的循環優先算法，通過一組設備編號寄存器實現了PCI總線上的仲裁，此外，論文對跨時鐘域的信號同步和PCI配置寄存器也作了較為詳細的描述，最終采用自頂向下的方法實現了整個設計。 在驗證部分，引入了基于平臺的驗證思路，通過搭建驗證平臺，可以高效地實現驗證。論文重點討論了驗證平臺的搭建和行為模型的建立，并介紹了一種命令總線，通過打包各個驗證點控制驗證流程。此外，為提高驗證的自動化程度，論文對驗證所使用的腳本也進行了描述。通過此驗證平臺和腳本，提高了整個驗證系統的可移植性和可重用性。 論文最終完成了PCI北橋的RTL級的功能描述，并使用仿真軟件完成對設計的仿真驗證。設計通過驗證并成功實現在基于ARM的集成處理器，達到預定的功能設計要求，并具有良好的性能，最后對后續開發進行了探討。
上傳時間： 2013-05-22
上傳用戶：uuuuuuu
