亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

調(diào)度算法

  • WCDMA數字直放站數字上下變頻

    隨著3G網絡建設的展開,移動用戶數量逐漸增加,用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中,基站成本在網絡投資中占有很大比例,并且基站選址是建網的主要難題之一。同基站相比,直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前,直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低,同時設備間沒有統一的協議規范,無法滿足系統廠商與直放站廠商的兼容,所以移動通信市場迫切需要通過數字化來解決這些問題。 本文正是以設計新型數字化直放站為目標,以實現數字中頻系統為研究重心,圍繞數字中頻的相關技術而展開研究。 文章介紹了數字直放站的研究背景和國內外的研究現狀,闡述了數字直放站系統的設計思想及總體實現框圖,并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹,涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等,在理論基礎上闡述了一些具體模塊的高效實現方案,最終利用FPGA實現了數字變頻模塊的設計。 在數字直放站系統中,降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法,然后針對目前常用的幾種算法進行了仿真分析,最后在綜合考慮降低峰均比效果與實現復雜度的基礎上,提出了改進的二次限幅算法。通過仿真驗證算法的有效性后,針對其中的噪聲整形濾波器提出了“先分解,再合成”的架構實現方式,并指出其中間級窄帶濾波器采用內插級聯的方式實現,最后整個算法在FPGA上實現。 在軟件無線電思想的指導下,本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準,完成了系統的仿真測試和實物測試。最后得出結論:該系統實現了WCDMA數字直放站數字中頻的基本功能,并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。

    標簽: WCDMA 數字 下變頻 直放站

    上傳時間: 2013-04-24

    上傳用戶:趙安qw

  • WiMAX接收機中AGC的算法研究和FPGA實現

    用戶對寬帶無線接入業務、尤其是對于寬帶無線化以及移動化的需求日益增加,使無線寬帶接入技術WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技術)應運而生、迅猛發展,成為這兩年業界關注的焦點。除了通常的互聯網接入應用外,它還將在提供IPTV和VOIP等寬帶業務方面取得成功,它還有可能成為一種先進的4G蜂窩電話技術。WiMAX未來將進入蜂窩電話、筆記本電腦和機頂盒等應用中。 本文在介紹WiMAX傳輸標準802.16d基礎上,詳細闡述了WiMAX接收機中信道解調芯片中的自動增益控制(Automatic Gain Control,AGC)部分。首先介紹了自動增益控制系統的基本組成和其主要特性指標,通過對一個步進式AGC的分析,得到AGC模型的輸出公式。然后針對WiMAX接收機內AGC系統中的模數轉換器以及AGC電路進行介紹和理論分析。本文采用SPW(Signal Processing WorkSystem)模型對AGC電路基本結構的算法分析,并結合仿真結果對AGC電路做了詳盡解說并對參數進行了解釋說明。 最后給出了基于SPW和FPGA(Field Programmable Gate Array)驗證的結果。通過SPW對AGC進行了單獨的性能測試,并結合整個系統的性能測試來說明AGC可以和系統的其他模塊協同工作。在FPGA測試中,可以證明用Verilog實現后AGC也同樣能較好的工作。 本文實現的基于導頻的步進式的數字AGC是針對WiMAX系統的自動增益控制電路提出的解決方案。此算法結合WiMAX系統的傳輸方式,提出的算法具有迅速鎖定信號的特點,能夠滿足WiMAX系統的要求。同時,由于各種關鍵參數設計為寄存器可配的方式,具有很好的靈活性,也就具有了更高的移植性,可以作為一種通用的數字AGC算法。

    標簽: WiMAX FPGA AGC 接收

    上傳時間: 2013-04-24

    上傳用戶:zhanditian

  • 高吞吐量LDPC碼編碼構造及其FPGA實現

    低密度校驗碼(LDPC,Low Density Parity Check Code)是一種性能接近香農極限的信道編碼,已被廣泛地采用到各種無線通信領域標準中,包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個,分別是結合準循環(QC,Quasi Cyclic)移位結構的單次擴展構造和類似重復累積(RA,Repeat Accumulate)碼構造。相應地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實現簡單,但是吞吐量不高,且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后,結合編譯碼器綜合實現的復雜度考慮,提出了一種切實可行的基于二次擴展(Dex,Duplex Expansion)的QC-LDPC碼構造方法,以實現高吞吐量的LDPC碼收發端;并且充分利用該類碼校驗矩陣準循環移位結構的特點,結合RU算法,提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法,是通過對母矩陣先后進行亂序擴展(Pex,Permutation Expansion)和循環移位擴展(CSEx,Cyclic Shift Expansion)實現的。在此基礎上,為了實現可變碼長、可變碼率,一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于,固定循環移位擴展的擴展因子大小不變,支持多個亂序擴展的擴展因子,使得譯碼器結構得以精簡;構造得到的碼字具有近似規則碼的結構,便于硬件實現;(偽)隨機生成的循環移位系數能夠提高碼字的誤碼性能,是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用,使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求,新編碼器結構完全拋棄了RU算法中串行的前向替換(FS,Forward Substitution)模塊,同時簡化了流水線結構,由原先RU算法的6級降低為4級;為了縮短編碼延時,設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢:相比RU算法,新方案對可變碼長、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類似重復累積碼結構的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明,上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端,在實際應用中具有很高的價值。 目前,LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法,及其對應的編碼算法,也必將成為信道編碼理論未來的研究重點。

    標簽: LDPC FPGA 吞吐量 編碼

    上傳時間: 2013-07-26

    上傳用戶:qoovoop

  • 帶碼率控制的近無損圖像壓縮

    數字圖像的壓縮是解決圖像數據量大、存儲和傳輸困難的基本措施。圖像壓縮的方法很多,一般可分為有損壓縮和無損壓縮兩大類。有損壓縮允許一定程度的信息丟失,在滿足實際應用的條件下能夠取得較高的壓縮比;無損壓縮不允許信息丟失,但是壓縮比難以提高。在醫學圖像、遙感圖像等應用領域,對于圖像的壓縮比和失真度都有著較高要求,因此需要采用近無損壓縮的方法。近無損壓縮是有損壓縮和無損壓縮的一個折衷,允許一定的失真,能夠獲得高保真還原圖像的同時,得到比無損壓縮更高的壓縮比。 JPEG-LS是連續色調靜止圖像無損和近無損壓縮的國際標準,算法復雜度低,壓縮性能優越,但是JPEG-LS對不同圖像壓縮時壓縮比不可控制。本文在研究JPEG-LS近無損圖像壓縮算法的基礎上,針對具體應用背景,提出了一種基于塊的近無損壓縮方法。進一步利用圖像局部紋理特性分析,對不同特性的區域容忍不同的信息丟失程度,實現了對圖像壓縮的碼率控制。針對某工程應用中的具體要求,我們以FPGA為平臺,采用Verilog HDL語言對改進算法進行了硬件實現。 實驗結果證明,這種基于塊的具有碼率控制的近無損圖像壓縮算法,在實現較為精確的碼率控制的同時,能夠獲得較高的還原圖像質量,而且硬件實現復雜度低,能夠滿足對圖像的實時壓縮要求。

    標簽: 碼率控制 圖像壓縮

    上傳時間: 2013-06-18

    上傳用戶:zzbbqq99n

  • 動態可重構FPGA的布局布線算法研究

    可編程邏輯芯片特別是現場可編程門陣列(Field-Programmable Gate Array,FPGA)芯片的快速發展,使得新的芯片能夠根據具體應用動態地調整結構以獲得更好的性能,這類芯片稱為動態可重構FPGA芯片(Dynamically ReconfigurableFPGA,DRFPGA)。然而,使用這類芯片構建的可重構系統在實際應用前還有許多問題需要解決。一個基本的問題就是動態可重構FPGA芯片中的可重構功能單元(Reconfigurable Functional Unit,RFU)的模塊布局問題和模塊間的布線問題。 本文從基本的FPGA芯片結構和CAD算法談起,介紹了可重構計算的概念,建立了可重構計算系統模型和動態可重構FPGA芯片模型,在此模型上提出一個基于劃分和時延驅動的在線布局算法,和一個基于Pathfinder協商擁塞算法的布線算法,來解決動態可重構FPGA芯片的布局和布線問題。由硬件描述語言(Hardware Description Language,HDL)描述的電路首先被劃分成有限數目的層,然后將這些電路層布局到芯片的每一層,同時確保關鍵路徑的時延最小。實驗結果表明,布局算法與傳統的布局算法(或者文獻[37]中的算法)相比,在時延上平均減少27%,在線長上平均減少34%(或者11%),在運行時間上平均減少42%(或者97%)。布線算法與傳統的布線算法相比,能夠將線長降低26%,將水平通道寬度降低27%,顯示出較高的性能。

    標簽: FPGA 動態可重構 布局布線 算法研究

    上傳時間: 2013-05-24

    上傳用戶:Neoemily

  • 基于DSPFPGA的H264AVC實時編碼器

    H.264/AVC是ITU-T和ISO聯合推出的新標準,采用了近幾年視頻編碼方面的先進技術,以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 本文以實現D1格式的H.264/AVC實時編碼器為目標,作者負責系統架構設計,軟硬件劃分以及部分模塊的硬件算法設計與實現。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估,算法特點的分析,同時考慮到編碼器系統的可伸縮性,可擴展性,本文采用了DSP+FPGA的系統架構。DSP充當核心處理器,而FPGA作為協處理器,針對編碼器中最復雜耗時的模塊一運動估計模塊,設計相應的硬件加速引擎,以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案,其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計,同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用,以及更加精確的亞像素位置的預測,可以改善運動補償精度,提高圖像質量和編碼效率,但同時也大大增加了編碼器的復雜度,因此需要設計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現,包括整像素搜索,像素插值,亞像素(1/2,1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中,將多處理器技術和流水線技術相結合,提供高性能的并行計算能力,同時,采用合理的存儲器組織結構以提供高數據吞吐量,滿足運算的帶寬要求,并使編碼器具有較好的可伸縮性。最后,在Modelsim環境下建立測試平臺,完成了對整個設計的RTL級的仿真驗證,并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優化,從而使工作頻率最終達到134MHz,分析數據表明該模塊能夠滿足編碼器的實時性要求。

    標簽: DSPFPGA H264 264 AVC

    上傳時間: 2013-07-24

    上傳用戶:sn2080395

  • 基于DVD應用的RS編譯碼器的研究

    糾錯碼技術是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發錯誤,在深空通信、移動通信、磁盤陣列、光存儲及數字視頻廣播(DVB)等系統中具有廣泛的應用。 DVD是一種高容量的存儲媒質。DVD技術的應用很廣泛,在數字技術中占有重要地位。DVD系統中采用里德-所羅門乘積碼(RS-PC:Reed-Solomon ProductCode)進行糾錯,RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發階段具有安全、方便、可隨時修改設計等不可替代的優點,在電子系統中采用FPGA可以極大的提升硬件系統設計的靈活性,可靠性,同時提高硬件開發的速度和降低系統的成本。FPGA的固有優點使其得到越來越廣泛的應用,FPGA設計技術也被越來越多的設計人員所掌握。 本文首先介紹了編碼理論和常用的RS編譯碼算法,提出RS編碼器實現方案,詳細分析了譯碼器的ME算法和改進BM算法的實現,針對ME算法提出了一種流水線結構的糾刪糾錯RS譯碼器實現方案,在譯碼器復雜度和延時上作了折衷,降低了譯碼器的復雜度并提高了最高工作頻率,利用有限域乘法器的特性對編譯碼電路進行優化。這些技術的采用大大的提高了RS編譯碼器的效率,節省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設計并成功實現了RS(208,192)編譯碼器。

    標簽: DVD RS編譯碼

    上傳時間: 2013-07-20

    上傳用戶:xinshou123456

  • 基于DSP和FPGA的數字化開關電源

    文章開篇提出了開發背景。認為現在所廣泛應用的開關電源都是基于傳統的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低,對不同的客戶要求來“量身定做”不同的產品,同時幾乎沒有通用性和可移植性。在電子技術飛速發展的今天,這種傳統的模擬開關電源已經很難跟上時代的發展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化,開關電源的控制部分正在向數字化方向發展。由于數字化,使開關電源的控制部分的智能化、零件的共通化、電源的動作狀態的遠距離監測成為了可能,同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求,這就降低了開發周期和成本。依靠現代數字化控制和數字信號處理新技術,數字化開關電源有著廣闊的發展空間。 在數字化領域的今天,最后一個沒有數字化的堡壘就是電源領域。近年來,數字電源的研究勢頭與日俱增,成果也越來越多。雖然目前中國制造的開關電源占了世界市場的80%以上,但都是傳統的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內容是在傳統開關電源模擬調節器的基礎上,提出了一種新的數字化調節器方案,即基于DSP和FPGA的數字化PID調節器。論文對系統方案和電路進行了較為具體的設計,并通過測試取得了預期結果。測試證明該方案能夠適合本行業時代發展的步伐,使系統電路更簡單,精度更高,通用性更強。同時該方案也可用于相關領域。 本文首先分析了國內外開關電源發展的現狀,以及研究數字化開關電源的意義。然后提出了數字化開關電源的總體設計框圖和實現方案,并與傳統的開關電源做了較為詳細的比較。本論文的設計方案是采用DSP技術和FPGA技術來做數字化PID調節,通過數字化PID算法產生PWM波來控制斬波器,控制主回路。從而取代傳統的模擬PID調節器,使電路更簡單,精度更高,通用性更強。傳統的模擬開關電源是將電流電壓反饋信號做PID調節后--分立元器件構成,采用專用脈寬調制芯片實現PWM控制。電流反饋信號來自主回路的電流取樣,電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調節器和電壓調節器的反相輸入端,用來實現閉環控制。同時用來保證系統的穩定性及實現系統的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次,文章對各個模塊從理論和實際的上都做了仔細的分析和設計,并給出了具體的電路圖,同時寫出了軟件流程圖以及設計中應該注意的地方。整個系統由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環境開關量檢測、環境開關量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數字低通濾波。由于整個系統是閉環控制系統,要求采樣速率相當高。本系統采用FPGA來控制ADC,這樣就避免了高速采樣占用系統資源的問題,減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調節,從而產生PWM波來控制逆變橋的開關速率,從而達到閉環控制的目的。 最后,對數字化開關電源和模擬開關電源做了對比測試,得出了預期結論。同時也提出了一些需要改進的地方,認為該方案在其他相關行業中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間,這些零件的參數值還會隨著使用時間、溫度和其它環境條件的改變而變動并對系統穩定性和響應能力造成負面影響。數字電源則剛好相反,同時數字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發成本與風險。在當前對產品要求體積小、智能化、共通化、精度高和穩定度好等前提條件下,數字化開關電源有著廣闊的發展空間。本系統來基本上達到了設計要求。能夠滿足較高精度的設計要求。但對于高精度數字化電源,系統還有值得改進的地方,比如改進主控器,提高參考電壓的精度,提高采樣器件的精度等,都可以提高系統的精度。 本系統涉及電子、通信和測控等技術領域,將數字PID算法與電力電子技術、通信技術等有機地結合了起來。本系統的設計方案不僅可以用在電源控制器上,只要是相關的領域都可以采用。

    標簽: FPGA DSP 數字化 開關電源

    上傳時間: 2013-06-21

    上傳用戶:498732662

  • 基于FFT的GPS信號并行捕獲的研究

    本課題深入分析了GPS軟件接收機基于FFT并行捕獲算法并詳細闡述了其FPGA的實現。相比于其它的捕獲方案,該方案更好地滿足了信號處理實時性的要求。 論文的主體部分首先簡單分析了擴頻通信系統的基本原理,介紹了GPS系統的組成,詳細闡述了GPS信號的特點,并根據GPS信號的組成特點介紹了接收機的體系結構。其次,通過對GPS接收機信號捕獲方案的深入研究,確定了捕獲速度快且實現復雜度不是很高的基于FFT的并行捕獲方案,并對該方案提出了幾點改進的措施,根據前面的分析,提出了系統的實現方案,利用MATLAB對該系統進行仿真,仿真的結果充分的驗證了方案的可行性。接著,對于捕獲環節中的核心部分—FFT處理器,設計中沒有采用ALTERA提供的IP核,獨立設計實現了基于FPGA的FFT處理器,并通過對一組數據在MATLAB中運算得到結果和FPGA輸出結果相對比,可以驗證該FFT處理器的正確性。再次重點分析了GPS接收機并行捕獲部分的FPGA具體實現,通過捕獲的FPGA時序仿真波形,證明了該系統已經能成功地捕獲到GPS信號。最后,對全文整個研究工作進行總結,并指出以后繼續研究的方向。 本課題雖然是對于GPS接收機的研究,但其原理與GALILEO、北斗等導航系統的接收機相近,因此該課題的研究對我國衛星導航事業的發展起到了積極的推動作用。

    標簽: FFT GPS 信號 并行

    上傳時間: 2013-05-29

    上傳用戶:ice_qi

  • 基于FPGA的DMBT信道調制的設計研究

    隨著科技的發展和社會的進步,數字電視已逐漸成為現代電視的主流。利用今年是奧運年的契機,研究和推廣數字電視廣播具有重大的意義。2006年8月底我國出臺的數字多媒體/電視廣播(DMB-T)標準,確立了中國自己的技術標準。以此來發展擁有自主知識產權的數字電視事業,不僅可以滿足廣大人民群眾日益增長的物質、文化要求,還可以帶動相關產業快速發展。 本課題在深入研究DMB-T國家標準的基礎上,首先對系統的調制系統進行了設計規劃,然后對信道調制的星座映射、系統信息插入、幀體數據處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設計和仿真,并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(TDS-OFDM)是DMB-T調制系統的關鍵技術之一。由于載波數不是2的整數次冪,考慮到實現的有效性,不能采用現已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調制系統中特有的3780點IFFT,課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能,綜合利用了三種算法優勢,考慮了算法的復雜度、運算的速度、資源的消耗,設計出一種新的算法,進行了Matlab驗證和基于FPGA(現場可編程門陣列)的仿真。分析表明,該算法所需的加法、乘法次數已很逼近4096點FFT算法。 DMB-T發射端的基帶成形濾波采用了平方根升余弦滾降濾波,由于其0.05的滾降系數在實現中比較苛刻,所以是設計的難點之一。本課題利用Matlab工具采用了等紋波最優濾波的方法設計了169階數字濾波器,其阻帶衰減達到了46.9dB,完全符合標準的要求;利用四倍插值的方法實現了I、Q合路的該濾波器的FPGA設計,并進行了設計優化,顯著降低了濾波器的運算量,大大節約了實現該濾波器所需的乘法器資源。

    標簽: FPGA DMBT 信道 調制

    上傳時間: 2013-06-28

    上傳用戶:camelcamel690

主站蜘蛛池模板: 巴林右旗| 西充县| 上高县| 仪陇县| 宣武区| 乌拉特中旗| 荔浦县| 扬州市| 咸阳市| 溧阳市| 循化| 辽源市| 三亚市| 湘阴县| 陆丰市| 南皮县| 哈巴河县| 余庆县| 湟中县| 留坝县| 阿图什市| 收藏| 宁津县| 屏东县| 柏乡县| 闽清县| 保靖县| 佛山市| 株洲市| 莱阳市| 镇赉县| 广元市| 高安市| 乌什县| 邹城市| 西峡县| 金阳县| 普兰店市| 平昌县| 综艺| 确山县|