小波變換是一種新興的理論,是數(shù)學(xué)發(fā)展史上的重要成果。它無論對數(shù)學(xué)還是對工程應(yīng)用都產(chǎn)生了深遠(yuǎn)的影響。最新的靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG2000就以離散小波變換(DWT)作為核心變換算法。 本文首先較為詳細(xì)地分析了小波變換的理論基礎(chǔ),對多分辨率分析、Mallat算法和提升算法做了介紹。然后分析了JPEG2000所采用的小波濾波器,并引入了一個(gè)新的LS97小波。該小波系數(shù)簡單、易于硬件實(shí)現(xiàn),并且與CDF97小波有很好的兼容性,可作為CDF97小波的替代者。使用Matlab對CDF97小波和LS97小波的兼容性做仿真測試,結(jié)果表明這兩個(gè)小波具有幾乎相同的性能。在確定所用的小波后,本文設(shè)計(jì)了二維離散小波變換的硬件結(jié)構(gòu)。設(shè)計(jì)過程中對標(biāo)準(zhǔn)二維小波變換做了優(yōu)化,即將行變換和列變換的歸一化步驟合并計(jì)算,這樣可以減少兩次乘法操作。另外還使用移位加代替乘法,提取移位加中的公共算子等方式來優(yōu)化設(shè)計(jì)。對于邊界數(shù)據(jù)的處理,本文采用了嵌入式對稱延拓技術(shù),不需要額外的緩存,節(jié)約了硬件資源。為提高硬件利用率,本文將LeGall53小波變換和LS97小波變換統(tǒng)一起來,只要一個(gè)控制信號(hào)就可實(shí)現(xiàn)兩者之間的轉(zhuǎn)換。本文所提出的結(jié)構(gòu)采用基于行的變換方式,只需要六行中間數(shù)據(jù)即可完成全部行數(shù)據(jù)的小波變換。采用流水線技術(shù)提高了整個(gè)設(shè)計(jì)的運(yùn)行速度。最后也給出了二維離散小波反變換的實(shí)現(xiàn)結(jié)構(gòu)。 在完成硬件結(jié)構(gòu)設(shè)計(jì)的基礎(chǔ)上,使用Verilog硬件描述語言對整個(gè)設(shè)計(jì)進(jìn)行了完全可綜合的RTL級描述,采用同步設(shè)計(jì),提高了可靠性。在Xilinx公司的FPGA開發(fā)軟件ISE6.3i中對正反小波變換做了仿真和實(shí)現(xiàn),結(jié)果表明,本設(shè)計(jì)能高速高精度地完成正反可逆和不可逆小波變換,可以滿足各種實(shí)時(shí)性要求。
上傳時(shí)間: 2013-07-25
上傳用戶:sn2080395
通過駐極體話筒對音樂聲量進(jìn)行采集后,把采集的信號(hào)進(jìn)行放大整流濾波,并通過555構(gòu)成的壓控振蕩器把音樂的聲量信號(hào)轉(zhuǎn)化成變化的振蕩頻率,即通過聲量的大小來產(chǎn)生相應(yīng)頻率的振蕩信號(hào),再經(jīng)過二進(jìn)制計(jì)數(shù)器對該振蕩輸出的脈沖進(jìn)行計(jì)數(shù)輸出四種不同的狀態(tài),通過二-四譯碼器對計(jì)數(shù)器輸出狀態(tài)進(jìn)行譯碼產(chǎn)生相應(yīng)的選通信號(hào)控制燈流接口電路 ,接口電路驅(qū)動(dòng)一列信號(hào)指示燈,實(shí)現(xiàn)燈流速度隨音樂聲量大小而相應(yīng)變化的效果。
標(biāo)簽: 速度 電路設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:362279997
本文從AES的算法原理和基于ARM核嵌入式系統(tǒng)的開發(fā)著手,研究了AES算法的設(shè)計(jì)原則、數(shù)學(xué)知識(shí)、整體結(jié)構(gòu)、算法描述以及AES存住的優(yōu)點(diǎn)利局限性。 針對ARM核的體系結(jié)構(gòu)及特點(diǎn),對AES算法進(jìn)行了優(yōu)化設(shè)計(jì),提出了從AES算法本身和其結(jié)構(gòu)兩個(gè)方面進(jìn)行優(yōu)化的方法,在算法本身優(yōu)化方面是把加密模塊中的字節(jié)替換運(yùn)算、列混合運(yùn)算和解密模塊中的逆列混合運(yùn)算中原來的復(fù)雜的運(yùn)算分別轉(zhuǎn)換為簡單的循環(huán)移位、乘和異或運(yùn)算。在算法結(jié)構(gòu)優(yōu)化方面是在輸入輸山接口上采用了4個(gè)32位的寄存器對128bits數(shù)據(jù)進(jìn)行了并行輸入并行輸出的優(yōu)化設(shè)計(jì);在密鑰擴(kuò)展上的優(yōu)化設(shè)計(jì)是采用內(nèi)部擴(kuò)展,即在進(jìn)行每一輪的運(yùn)算過程的同時(shí)算出下一輪的密鑰,并把下一輪的密鑰暫存在SRAM里,使得密鑰擴(kuò)展與加/解密運(yùn)算并行執(zhí)行;加密和解密優(yōu)化設(shè)計(jì)是將輪函數(shù)查表操作中的四個(gè)操作表查詢工作合并成一個(gè)操作表查詢工作,同時(shí)為了使加密代碼在解密代碼中可重用,節(jié)省硬件資源,在解密過程中采用了與加密相一致的過程順序。 根據(jù)上述的優(yōu)化設(shè)計(jì),基于ARM核嵌入式系統(tǒng)的ADS開發(fā)環(huán)境,提出了AES實(shí)現(xiàn)的軟硬件方案、AES加密模塊和解密模塊的實(shí)現(xiàn)方案以及測試方案,總結(jié)了基于ARM下的高效編程技巧及混合接口規(guī)則,在集成開發(fā)環(huán)境下對算法進(jìn)行了實(shí)現(xiàn),分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結(jié)果,并得劍了正確驗(yàn)證。在性能測試的過程中應(yīng)用編譯器的優(yōu)化選項(xiàng)和其它優(yōu)化技巧優(yōu)化了算法,使算法具有較高的加密速度。
標(biāo)簽: ARM AES 嵌入式系統(tǒng) 算法優(yōu)化
上傳時(shí)間: 2013-04-24
上傳用戶:liansi
GPS全球定位系統(tǒng)是美國國防部為軍事目的而建立的衛(wèi)星導(dǎo)航系統(tǒng),其主要目的是解決海上、陸地和空中運(yùn)載工具的導(dǎo)航定位問題。GPS作為新一代衛(wèi)星導(dǎo)航系統(tǒng),不僅具有全球、全天候、連續(xù)、高精度導(dǎo)航與定位能力,而且具有優(yōu)良的抗干擾性和保密性。因此,發(fā)展全球定位系統(tǒng)是當(dāng)今導(dǎo)航技術(shù)現(xiàn)代化的一個(gè)重要標(biāo)志。在GPS接收機(jī)中,為了得到導(dǎo)航電文并對其進(jìn)行解算,要完成復(fù)雜的信號(hào)處理過程。其中,怎樣捕獲到衛(wèi)星信號(hào),并對C/A碼進(jìn)行跟蹤是研制GPS接收機(jī)的重要問題之一。本文在對GPS信號(hào)的結(jié)構(gòu)進(jìn)行深入的分析后,結(jié)合FPGA的特點(diǎn),對算法進(jìn)行設(shè)計(jì)及優(yōu)化后,給出了相應(yīng)的仿真。內(nèi)容主要包括以下幾個(gè)方面: 1.對GPS信號(hào)結(jié)構(gòu)的產(chǎn)生原理進(jìn)行了深入地分析,并對GPS信號(hào)的調(diào)制機(jī)理進(jìn)行詳細(xì)地闡述。 2.在GPS信號(hào)的捕獲方面,采用了基于FFT頻域的快速捕獲的方法,即將接收到的GPS信號(hào)先利用快速傅立葉變換(FFT)變換到頻域,在頻域完成相應(yīng)的運(yùn)算后,再利用傅立葉反變換(IFFT)變換到時(shí)域。從而大大減少了計(jì)算量,加快了信號(hào)捕獲的速度,提高了捕獲性能。 3.在C/A碼跟蹤部分,本文采用了非相干延遲鎖定環(huán)對C/A碼進(jìn)行跟蹤。來自載波跟蹤環(huán)路的本地載波將輸入的信號(hào)變成基帶信號(hào),然后分別和本地碼的三個(gè)不同相位序列進(jìn)行相乘,將相乘結(jié)果進(jìn)行累加,經(jīng)過處理將得到碼相位和當(dāng)前的載波頻率送到載波跟蹤環(huán)路。 4.載波跟蹤環(huán),本文采用的是科斯塔斯環(huán)。載波跟蹤環(huán)和碼跟蹤環(huán)在結(jié)構(gòu)上相似,故本文只對關(guān)鍵的載波NCO進(jìn)行了仿真。 本文的創(chuàng)新點(diǎn)主要是使用FPGA對整個(gè)GPS信號(hào)的捕獲及C/A碼的跟蹤進(jìn)行設(shè)計(jì)。此外,根據(jù)FPGA的特點(diǎn),在不改變外部硬件設(shè)計(jì)的前提下,改變相應(yīng)的IP核或相關(guān)的VHDL程序就可對系統(tǒng)進(jìn)行各種優(yōu)化設(shè)計(jì),以適應(yīng)不同類型的GPS接收機(jī)的不同功能。
上傳時(shí)間: 2013-06-27
上傳用戶:哇哇哇哇哇
遺傳算法是基于自然選擇的一種魯棒性很強(qiáng)的解決問題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問題,現(xiàn)已成為尋求滿意解的最佳工具之一。然而,較慢的運(yùn)行速度也制約了其在一些實(shí)時(shí)性要求較高場合的應(yīng)用。利用硬件實(shí)現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點(diǎn),從而在很大程度上提高算法的運(yùn)行速度。 本文對遺傳算法進(jìn)行了理論介紹和分析,結(jié)合硬件自身的特點(diǎn),選用了適合硬件化的遺傳算子,設(shè)計(jì)了標(biāo)準(zhǔn)遺傳算法硬件框架;為了進(jìn)一步利用硬件自身的并行特性,同時(shí)提高算法的綜合性能,本文還對現(xiàn)有的一些遺傳算法的并行模型進(jìn)行了研究,討論了其各自的優(yōu)缺點(diǎn)及研究現(xiàn)狀,并在此基礎(chǔ)上提出一種適合硬件實(shí)現(xiàn)的粗粒度并行遺傳算法。 我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架,包括初始化群體、適應(yīng)度計(jì)算、選擇、交叉、變異、群體存儲(chǔ)和控制等功能模塊。文中詳細(xì)分析了各模塊的功能和端口連接,并利用硬件描述語言編寫源代碼實(shí)現(xiàn)各模塊功能。經(jīng)過功能仿真、綜合、布局布線、時(shí)序仿真和下載等一系列步驟,實(shí)現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問題,給出了實(shí)驗(yàn)結(jié)果。這些硬件模塊可以被進(jìn)一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。 最后,本文對硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問題進(jìn)行了討論,并對本課題未來的研究進(jìn)行了展望。
標(biāo)簽: FPGA 算法 硬件 實(shí)現(xiàn)研究
上傳時(shí)間: 2013-07-22
上傳用戶:誰偷了我的麥兜
隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展,視頻圖像處理技術(shù)近年來得到極大的重視和長足的發(fā)展,其應(yīng)用范圍主要包括數(shù)字廣播、消費(fèi)類電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當(dāng)前視頻圖像處理主要問題是當(dāng)處理的數(shù)據(jù)量很大時(shí),處理速度慢,執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗(yàn)證的靈活性低。 本論文首先根據(jù)視頻信號(hào)的處理過程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖;其次選擇視頻轉(zhuǎn)換芯片SAA7113,完成視頻圖像采集模塊的設(shè)計(jì),主要分三步完成:1)配置視頻轉(zhuǎn)換芯片的工作模式,完成視頻轉(zhuǎn)化芯片SAA7113的初始化:2)通過分析輸出數(shù)據(jù)流的格式標(biāo)準(zhǔn),來識(shí)別奇偶場信號(hào)、場消隱信號(hào)和有效行數(shù)據(jù)的開始和結(jié)束信號(hào)三種控制信號(hào),并根據(jù)控制信號(hào),用Verilog硬件描述語言編程實(shí)現(xiàn)圖像數(shù)據(jù)的采集;3)分析SRAM的讀寫控制時(shí)序,采用兩塊SRAM完成圖像數(shù)據(jù)的存儲(chǔ)。然后編寫軟件測試文件,在ISE Simulator仿真環(huán)境進(jìn)行程序測試與運(yùn)行,并分析仿真結(jié)果,驗(yàn)證了數(shù)據(jù)采集和存儲(chǔ)的正確性;最后,對常用視頻圖像算法的MATLAB仿真,選擇適當(dāng)?shù)乃阕樱捎霉ぞ進(jìn)ATLAB、System Generator for DSP和ISE,利用模塊構(gòu)建方式,搭建視頻算法平臺(tái),實(shí)現(xiàn)圖像平滑濾波、銳化濾波算法,在Simulink中仿真并自動(dòng)生成硬件描述語言和網(wǎng)表,對資源的消耗做簡要分析。 本論文的創(chuàng)新點(diǎn)是采用新的開發(fā)環(huán)境System Generator for DSP實(shí)現(xiàn)視頻圖像算法。這種開發(fā)視頻圖像算法的方式靈活性強(qiáng)、設(shè)計(jì)周期短、驗(yàn)證方便、是視頻圖像處理發(fā)展的必然趨勢。
標(biāo)簽: FPGA 視頻圖像 處理系統(tǒng)
上傳時(shí)間: 2013-07-28
上傳用戶:lingzhichao
本文針對應(yīng)用于軍用直升機(jī)上的Doppler/SINS組合導(dǎo)航系統(tǒng)對導(dǎo)航計(jì)算機(jī)高精度、高性能的要求,設(shè)計(jì)出一種基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 協(xié)同合作的機(jī)載導(dǎo)航計(jì)算機(jī)系統(tǒng)。在分析Doppler/SINS組合導(dǎo)航系統(tǒng)模型的特點(diǎn)和系統(tǒng)對導(dǎo)航計(jì)算機(jī)的需求后,提出了基于DSP和FPGA的機(jī)載導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案,該方案采用DSP負(fù)責(zé)導(dǎo)航解算,利用FPGA強(qiáng)大的內(nèi)部資源擴(kuò)展系統(tǒng)的通信接口,完成外圍通信模塊控制信號(hào)的整合。在導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案,包括硬件設(shè)計(jì)方案和軟件設(shè)計(jì)方案確立的基礎(chǔ)上,首先對 DSP和FPGA芯片進(jìn)行選型,其次對實(shí)現(xiàn)各個(gè)功能模塊的關(guān)鍵技術(shù)進(jìn)行研究和開發(fā),包括基于FPGA的數(shù)據(jù)通信模塊、基于DSP的處理器模塊以及數(shù)據(jù)存儲(chǔ)模塊,開發(fā)過程中做了大量的仿真和驗(yàn)證,最后對系統(tǒng)進(jìn)行綜合測試和聯(lián)調(diào),并進(jìn)行了地面跑車實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果證明:系統(tǒng)能夠?qū)崟r(shí)采集IMU角速率和加速度、Doppler雷達(dá)的速度等信息,能夠?qū)MU、Doppler、GPS、航姿系統(tǒng)、高度表等信息進(jìn)行導(dǎo)航解算,生成當(dāng)前位置、姿態(tài)等導(dǎo)航數(shù)據(jù),并能夠完成與機(jī)載電子設(shè)備間的數(shù)據(jù)通信與控制。多次的聯(lián)調(diào)和跑車實(shí)驗(yàn)結(jié)果證明,機(jī)載導(dǎo)航計(jì)算機(jī)達(dá)到了預(yù)期設(shè)計(jì)的目的,可以有效提高導(dǎo)航系統(tǒng)的運(yùn)算精度,實(shí)現(xiàn)了高性能、小體積、低成本的要求,系統(tǒng)具有較高的應(yīng)用價(jià)值。關(guān)鍵詞:Doppler/SINS組合導(dǎo)航,導(dǎo)航計(jì)算機(jī),DSP,FPGA
標(biāo)簽: FPGA DSP 機(jī)載 導(dǎo)航計(jì)算機(jī)
上傳時(shí)間: 2013-07-25
上傳用戶:cc1915
遺傳算法是一種基于自然選擇原理的優(yōu)化算法,在很多領(lǐng)域有著廣泛的應(yīng)用。但是,遺傳算法使用計(jì)算機(jī)軟件實(shí)現(xiàn)時(shí),會(huì)隨著問題復(fù)雜度和求解精度要求的提高,產(chǎn)生很大的計(jì)算延時(shí),這種計(jì)算的延時(shí)限制了遺傳算法在很多實(shí)時(shí)性要求較高場合的應(yīng)用。為了提升運(yùn)行速度,可以使用FPGA作為硬件平臺(tái),設(shè)計(jì)數(shù)字系統(tǒng)完成遺傳算法。和軟件實(shí)現(xiàn)相比,硬件實(shí)現(xiàn)盡管在實(shí)時(shí)性和并行性方面具有很大優(yōu)勢,但同時(shí)會(huì)導(dǎo)致系統(tǒng)的靈活性不足、通用性不強(qiáng)。本文針對上述矛盾,使用基于功能的模塊化思想,將基于FPGA的遺傳算法硬件平臺(tái)劃分成兩類模塊:系統(tǒng)功能模塊和算子功能模塊。針對不同問題,可以在保持系統(tǒng)功能模塊不變的前提下,選擇不同的遺傳算子功能模塊完成所需要的優(yōu)化運(yùn)算。本文基于Xilinx公司的Virtex5系列FPGA平臺(tái),使用VerilogHDL語言實(shí)現(xiàn)了偽隨機(jī)數(shù)發(fā)生模塊、隨機(jī)數(shù)接口模塊、存儲(chǔ)器接口/控制模塊和系統(tǒng)控制模塊等系統(tǒng)功能模塊,以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉(zhuǎn)變異算子模塊等遺傳算法功能模塊,構(gòu)建了系統(tǒng)功能構(gòu)架和遺傳算子庫。該設(shè)計(jì)方法不僅使遺傳算法平臺(tái)在解決問題時(shí)具有更高的靈活性和通用性,而且維持了系統(tǒng)架構(gòu)的穩(wěn)定。本文設(shè)計(jì)了多峰值、不連續(xù)、不可導(dǎo)函數(shù)的極值問題和16座城市的旅行商問題 (TSP)對遺傳算法硬件平臺(tái)進(jìn)行了測試。根據(jù)測試結(jié)果,該硬件平臺(tái)表現(xiàn)良好,所求取的最優(yōu)解誤差均在1%以內(nèi)。相對于軟件實(shí)現(xiàn),該系統(tǒng)在求解一些復(fù)雜問題時(shí),速度可以提高2個(gè)數(shù)量級。最后,本文使用FPGA實(shí)現(xiàn)了粗粒度并行遺傳算法模型,并用于 TSP問題的求解。將硬件平臺(tái)的運(yùn)行速度在上述基礎(chǔ)上提高了近1倍,取得了顯著的效果。關(guān)鍵詞:遺傳算法,硬件實(shí)現(xiàn),并行設(shè)計(jì),F(xiàn)PGA,TSP
標(biāo)簽: FPGA 算法 硬件實(shí)現(xiàn)
上傳時(shí)間: 2013-06-15
上傳用戶:hakim
·期刊論文:基于Sobel算子數(shù)字圖像的邊緣檢測
標(biāo)簽: Sobel 論文 數(shù)字圖像 邊緣檢測
上傳時(shí)間: 2013-06-22
上傳用戶:wangdean1101
·年前移植了一下TI的永磁同步電機(jī)程序,編碼器速度閉環(huán)。程序的改動(dòng)都作了標(biāo)注, 貢獻(xiàn)出來供大家參考。說明: 省線式編碼器,電機(jī)先開環(huán),等到Z信號(hào)后再速度閉環(huán)。 (電機(jī)編碼器有點(diǎn)問題,才這樣)注意: 這只是一個(gè)試驗(yàn)程序, 不具備商用功能。
標(biāo)簽: PMSM 移植 永磁同步電機(jī) 速度
上傳時(shí)間: 2013-07-31
上傳用戶:thinode
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1