可編程邏輯器件FPGA(現(xiàn)場(chǎng)可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)越來(lái)越多的應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域，與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號(hào)處理器)相比，基于FPGA和CPLD實(shí)現(xiàn)的數(shù)字信號(hào)處理系統(tǒng)具有更高的實(shí)時(shí)性和可嵌入性，能夠方便地實(shí)現(xiàn)系統(tǒng)的集成與功能擴(kuò)展。 FFT的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲(chǔ)單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結(jié)構(gòu)，提高了FFT的運(yùn)算速度。同時(shí)，流水線寄存器能夠寄存蝶形運(yùn)算中的公共項(xiàng)，這樣在設(shè)計(jì)蝶形處理器時(shí)只用到了一個(gè)乘法器和兩個(gè)加法器，降低了硬件電路的復(fù)雜度。 為了進(jìn)一步提高FFT的運(yùn)算速度，本文在深入研究各種乘法器算法的基礎(chǔ)上，為蝶形處理器設(shè)計(jì)了一個(gè)并行乘法器。在實(shí)現(xiàn)該乘法器時(shí)，本文采用改進(jìn)的布斯算法，用以減少部分積的個(gè)數(shù)。同時(shí)，使用華萊士樹結(jié)構(gòu)和4-2壓縮器對(duì)部分積并行相加。 本文以32點(diǎn)復(fù)數(shù)FFT為例進(jìn)行設(shè)計(jì)與邏輯綜合。通過(guò)設(shè)計(jì)相應(yīng)的存儲(chǔ)單元，地址生成單元和控制單元完成FFT電路。電路的仿真結(jié)果與軟件計(jì)算結(jié)果相符，證明了本文所提出的算法的正確性。 另外，本文還對(duì)設(shè)計(jì)結(jié)果提出了進(jìn)一步的改進(jìn)方案，在乘法器內(nèi)加入一級(jí)流水線寄存器，使FFT的速度能夠提高到當(dāng)前速度的兩倍，這在實(shí)時(shí)性要求較高的場(chǎng)合具有極高的實(shí)用價(jià)值。
上傳時(shí)間： 2013-07-18
上傳用戶：wpt
本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關(guān)鍵方程的計(jì)算中采用一種新改進(jìn)的BM算法，然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進(jìn)行除法計(jì)算的有限域除法器，通過(guò)這些優(yōu)化方法提高了RS譯碼器的速度，減少了譯碼延時(shí)和硬件資源使用，最后利用VHDL硬件描述語(yǔ)言在FPGA上實(shí)現(xiàn)了流水線處理的RS(255,223)譯碼器。 本課題實(shí)現(xiàn)的RS(255,223)硬件譯碼器的性能在國(guó)內(nèi)具有領(lǐng)先水平，對(duì)我國(guó)以后航天項(xiàng)目高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)有著很大的意義。
上傳時(shí)間： 2013-06-29
上傳用戶：gokk
全數(shù)字調(diào)制解調(diào)技術(shù)具有多速率、多制式、智能性等特點(diǎn)，這極大的提高了通信系統(tǒng)的靈活性和通用性，符合未來(lái)通信技術(shù)發(fā)展的方向。 本文從如下幾個(gè)方面對(duì)全數(shù)字調(diào)制解調(diào)器進(jìn)行了深入系統(tǒng)研究：1，在介紹全數(shù)字調(diào)制解調(diào)器的發(fā)展現(xiàn)狀和研究QPSK通信調(diào)制解調(diào)方式的基礎(chǔ)上，依據(jù)軟件定性仿真分析了QPSK正交調(diào)制解調(diào)系統(tǒng)，設(shè)計(jì)出了滿足系統(tǒng)要求的實(shí)現(xiàn)電路框圖并選定了芯片；2，在完成了基于FPGA芯片實(shí)現(xiàn)QPSK調(diào)制解調(diào)的算法方案設(shè)計(jì)基礎(chǔ)上，利用VHDL語(yǔ)言完成了芯片程序的設(shè)計(jì)，并對(duì)其進(jìn)行了調(diào)試和功能仿真；3，利用設(shè)計(jì)出的調(diào)制解調(diào)器與選定的AD、DA、正交調(diào)制解調(diào)芯片，完成了QPSK通信系統(tǒng)的硬件電路的設(shè)計(jì)并完成了調(diào)制電路的研制；4，完成電路的信息速率大于300Kbps，產(chǎn)生的中頻信號(hào)中心頻率70MHz，帶寬500KHz，滿足系統(tǒng)設(shè)計(jì)要求，由于時(shí)間關(guān)系解調(diào)電路仍在調(diào)試中。 本文基于FPGA實(shí)現(xiàn)的QPSK數(shù)字調(diào)制解調(diào)器具有體積小、集成度高和軟件可升級(jí)等優(yōu)點(diǎn)，這為設(shè)計(jì)高集成和高靈活性的通信系統(tǒng)提供了技術(shù)基礎(chǔ)。
標(biāo)簽： QPSK FPGA 基帶 通信設(shè)計(jì)
上傳時(shí)間： 2013-07-08
上傳用戶：xinshou123456
本文對(duì)于全并行Viterbi譯碼器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究，并最終將用FPGA實(shí)現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。 首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對(duì)卷積碼的糾錯(cuò)性能進(jìn)行了理論分析。接著介紹了Viterbi譯碼器各個(gè)模塊實(shí)現(xiàn)的一些經(jīng)典算法，對(duì)這些算法的硬件結(jié)構(gòu)設(shè)計(jì)進(jìn)行優(yōu)化并利用FPGA實(shí)現(xiàn)，而后在QuartusⅡ平臺(tái)上對(duì)各模塊的實(shí)現(xiàn)進(jìn)行仿真以及在Matlab平臺(tái)上對(duì)結(jié)果進(jìn)行驗(yàn)證。最后給出Viterbi譯碼模塊應(yīng)用在實(shí)際系統(tǒng)上的誤碼率測(cè)試性能結(jié)果。 測(cè)試結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了工程標(biāo)準(zhǔn)的要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，同時(shí)所設(shè)計(jì)的基于FPGA實(shí)現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽?yīng)用場(chǎng)合。
上傳時(shí)間： 2013-07-30
上傳用戶：13913148949
數(shù)字電視近年來(lái)飛速發(fā)展，它最終取代模擬電視是一個(gè)必然趨勢(shì)。可編程邏輯技術(shù)以及EDA技術(shù)的升溫也帶來(lái)了電子系統(tǒng)設(shè)計(jì)的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中，研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實(shí)現(xiàn)，以及相關(guān)的關(guān)鍵技術(shù)。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景，概述了數(shù)字電視前端系統(tǒng)的組成結(jié)構(gòu)與關(guān)鍵技術(shù)，以及可編程邏輯技術(shù)的發(fā)展和優(yōu)勢(shì)。然后介紹了數(shù)字電視系統(tǒng)中的重要標(biāo)準(zhǔn)MPEG-2以及傳輸流復(fù)用器的原理和系統(tǒng)結(jié)構(gòu)，并且從理論上闡述了復(fù)用器設(shè)計(jì)的關(guān)鍵技術(shù)：PSI重組和PCR調(diào)整。接著詳細(xì)說(shuō)明了如何運(yùn)用創(chuàng)新思路，采用獨(dú)特的硬件架構(gòu)在一片F(xiàn)PGA上實(shí)現(xiàn)整個(gè)復(fù)用器的軟件和硬件系統(tǒng)的方案，并且舉例說(shuō)明了復(fù)用器硬件邏輯設(shè)計(jì)中所運(yùn)用的幾個(gè)FPGA設(shè)計(jì)技巧。最后對(duì)本文進(jìn)行總結(jié)，并提出了數(shù)字電視系統(tǒng)中復(fù)用器設(shè)備未來(lái)發(fā)展的設(shè)想。本文中介紹的基于SOPC的硬件復(fù)用器設(shè)計(jì)方案，將系統(tǒng)的軟件和硬件集成在一款A(yù)ltera公司新推出的低成本高密度cyclone系列FPGA上，并且將FPGA設(shè)計(jì)技巧運(yùn)用于復(fù)用器的硬件邏輯設(shè)計(jì)中。整個(gè)設(shè)計(jì)方案不但簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，而且實(shí)現(xiàn)了穩(wěn)定，高速，低成本，可擴(kuò)展性強(qiáng)的復(fù)用器系統(tǒng)。
上傳時(shí)間： 2013-06-02
上傳用戶：gtzj
相對(duì)于JPEG中二維離散余弦變換(2DDCT)來(lái)說(shuō)，在JPEG2000標(biāo)準(zhǔn)中，二維離散小波變換(2DDWT)是其圖像壓縮系統(tǒng)的核心變換。在很多需要進(jìn)行實(shí)時(shí)處理圖像的系統(tǒng)中，如數(shù)碼相機(jī)、遙感遙測(cè)、衛(wèi)星通信、多媒體通信、便攜式攝像機(jī)、移動(dòng)通信等系統(tǒng)，需要用芯片實(shí)現(xiàn)圖像的編解碼壓縮過(guò)程。雖然有許多研究工作者對(duì)圖像處理的小波變換進(jìn)行了研究，但大都只偏重算法研究，對(duì)算法硬件實(shí)現(xiàn)時(shí)的復(fù)雜性考慮較少，對(duì)圖像處理的小波變換硬件實(shí)現(xiàn)的研究也較少。 本文針對(duì)圖像處理的小波變換算法及其硬件實(shí)現(xiàn)進(jìn)行了研究。對(duì)文獻(xiàn)[13]提出的“內(nèi)嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進(jìn)行仔細(xì)分析，提出一種基于提升方式的5/3小波變換適合硬件實(shí)現(xiàn)的算法，在MATLAB中仿真驗(yàn)證了該算法，證明其是正確的。并設(shè)計(jì)了該算法的硬件結(jié)構(gòu)，在MATLAT的Simulink中進(jìn)行仿真，對(duì)該結(jié)構(gòu)進(jìn)行VHDL語(yǔ)言的寄存器傳輸級(jí)(RTL)描述與仿真，成功綜合到Altera公司的FPGA器件中進(jìn)行驗(yàn)證通過(guò)。本算法與傳統(tǒng)的小波變換的邊界處理方法比較：由于將其邊界延拓過(guò)程內(nèi)嵌于小波變換模塊中，使該硬件結(jié)構(gòu)無(wú)需額外的邊界延拓過(guò)程，減少小波變換過(guò)程中對(duì)內(nèi)存的讀寫量，從而達(dá)到減少內(nèi)存使用量，降低功耗，提高硬件利用率和運(yùn)算速度的特點(diǎn)。本算法與文獻(xiàn)[13]提出的算法相比較：無(wú)需增加額外的硬件計(jì)算模塊，又具有在硬件實(shí)現(xiàn)時(shí)不改變?cè)瓉?lái)的提升小波算法的規(guī)則性結(jié)構(gòu)的特點(diǎn)。這種小波變換硬件芯片的實(shí)現(xiàn)不僅適用于JPEG2000的5/3無(wú)損小波變換，當(dāng)然也可用于其它各種實(shí)時(shí)圖像壓縮處理硬件系統(tǒng)。
上傳時(shí)間： 2013-06-13
上傳用戶：jhksyghr
本文結(jié)合中國(guó)科技大學(xué)大規(guī)模集成電路實(shí)驗(yàn)室和中國(guó)科學(xué)院上海技術(shù)物理研究所合作的星載紅外相機(jī)項(xiàng)目，為了解決紅外相機(jī)上的不同波段的紅外探測(cè)元陣列存在的非均勻性問(wèn)題，對(duì)紅外焦平面探測(cè)元陣列存在的非均勻性問(wèn)題展開了深入的分析和研究。 主要研究和分析了兩類算法的基本原理，重點(diǎn)研究和實(shí)現(xiàn)了定標(biāo)校正算法，通過(guò)對(duì)積分球定標(biāo)數(shù)據(jù)進(jìn)行深入的分析，將探測(cè)元分成線性探測(cè)元和非線性探測(cè)元，對(duì)線性探測(cè)元采用兩點(diǎn)校正法，對(duì)非線性探測(cè)元采用多點(diǎn)分段校正算法，在利用FPGA硬件實(shí)現(xiàn)非均勻校正時(shí)，分析設(shè)計(jì)了基于乘法運(yùn)算和加法運(yùn)算的FPGA實(shí)現(xiàn)，在基于乘加器運(yùn)算的FPGA實(shí)現(xiàn)中。設(shè)計(jì)出了乘法和加法整體運(yùn)算的乘加器，內(nèi)部采用流水線wallace樹壓縮結(jié)構(gòu)，大大加快乘法和加法的速度。
上傳時(shí)間： 2013-04-24
上傳用戶：weddps
逆變控制器的發(fā)展經(jīng)歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統(tǒng)，并從數(shù)模混合電路過(guò)渡到純數(shù)字控制的歷程。但是，通用微處理芯片是為一般目的而設(shè)計(jì)，存在一定局限。為此，近幾年來(lái)逆變器專用控制芯片（ASIC）實(shí)現(xiàn)技術(shù)的研究越來(lái)越受到關(guān)注，已成為逆變控制器發(fā)展的新方向之一。本文利用一個(gè)成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實(shí)現(xiàn)技術(shù)，依次對(duì)專用芯片的系統(tǒng)功能劃分，硬件算法，全系統(tǒng)的硬件設(shè)計(jì)及優(yōu)化，流水線操作和并行化，芯片運(yùn)行穩(wěn)定性等問(wèn)題進(jìn)行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時(shí)間和離散時(shí)間的數(shù)學(xué)模型，以及基于極點(diǎn)配置的單相電壓型PWM逆變器電流內(nèi)環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設(shè)計(jì)過(guò)程，同時(shí)給出了仿真結(jié)果，仿真表明此系統(tǒng)具有很好的動(dòng)、靜態(tài)性能，并且具有自動(dòng)限流功能，提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結(jié)構(gòu)。在給出本芯片應(yīng)用目標(biāo)的基礎(chǔ)上，制定了FPGA目標(biāo)器件的選擇原則和芯片的技術(shù)規(guī)格，完成了器件選型及相關(guān)的開發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復(fù)雜FPGA設(shè)計(jì)的設(shè)計(jì)方法學(xué)，詳細(xì)介紹了基于FPGA的ASIC設(shè)計(jì)流程，概要介紹了僅使用QuartusII的開發(fā)流程，以及Modelsim、SynplifyPro、QuartusII結(jié)合使用的開發(fā)流程。在此基礎(chǔ)上，進(jìn)行了芯片系統(tǒng)功能劃分，針對(duì)：DDS標(biāo)準(zhǔn)正弦波發(fā)生器，電壓電流雙環(huán)控制算法單元，硬件PI算法單元，SPWM產(chǎn)生器，三角波發(fā)生器，死區(qū)控制器，數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設(shè)計(jì)。分析了全數(shù)字鎖相環(huán)的結(jié)構(gòu)和模型，以此為基礎(chǔ)，設(shè)計(jì)了一種應(yīng)用于逆變器的，用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波，用相位累加器實(shí)現(xiàn)數(shù)控振蕩器（DCO）功能的高精度二階全數(shù)字鎖相環(huán)（DPLL）。分析了“流水線操作”等設(shè)計(jì)優(yōu)化問(wèn)題，并針對(duì)逆變器控制系統(tǒng)中，控制系統(tǒng)算法呈多層結(jié)構(gòu)，且層與層之間還有數(shù)據(jù)流聯(lián)系，其執(zhí)行順序和數(shù)據(jù)流的走向較為復(fù)雜，不利于直接采用流水線技術(shù)進(jìn)行設(shè)計(jì)的特點(diǎn)，提出一種全新的“分層多級(jí)流水線”設(shè)計(jì)技術(shù)，有效地解決了復(fù)雜控制系統(tǒng)的流水線優(yōu)化設(shè)計(jì)問(wèn)題。本文最后對(duì)芯片運(yùn)行穩(wěn)定性等問(wèn)題進(jìn)行了初步研究。指出了設(shè)計(jì)中的“競(jìng)爭(zhēng)冒險(xiǎn)”和飽受困擾之苦的“亞穩(wěn)態(tài)”問(wèn)題，分析了產(chǎn)生機(jī)理，并給出了常用的解決措施。
上傳時(shí)間： 2013-05-28
上傳用戶：ice_qi
隨著圖像處理和模式識(shí)別技術(shù)的進(jìn)步，基于生物特征的識(shí)別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對(duì)生物特征市場(chǎng)的統(tǒng)計(jì)和預(yù)測(cè)，該領(lǐng)域的收入的年增長(zhǎng)率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識(shí)別技術(shù)由于其獨(dú)特的可靠性，穩(wěn)定性，方便快捷的特點(diǎn)，恰好符合了市場(chǎng)的需求。目前指紋識(shí)別技術(shù)是生物識(shí)別領(lǐng)域中應(yīng)用最廣泛的識(shí)別技術(shù)，也是研究與應(yīng)用的一個(gè)熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個(gè)基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識(shí)別系統(tǒng)對(duì)速度的要求。 本文對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點(diǎn)，對(duì)算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識(shí)別算法，并提出了一種基于FPGA的指紋識(shí)別系統(tǒng)硬件設(shè)計(jì)方案。 論文的內(nèi)容主要包括以下幾個(gè)方面： 1、對(duì)指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計(jì)了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點(diǎn)匹配的指紋識(shí)別算法。實(shí)驗(yàn)結(jié)果表明該算法速度快、誤識(shí)率較低、可靠性較高，可以滿足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時(shí)提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個(gè)單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲(chǔ)器以及小鍵盤和LCD顯示屏等器件，設(shè)計(jì)了一個(gè)便攜式指紋識(shí)別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計(jì)方案。 3、利用NiosⅡ開發(fā)板對(duì)硬件設(shè)計(jì)方案進(jìn)行了初步的驗(yàn)證，實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。 實(shí)驗(yàn)結(jié)果表明本文所提出的系統(tǒng)設(shè)計(jì)方案是可行的。基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢(shì)，具有廣闊的發(fā)展空間。最后提出了對(duì)這一設(shè)計(jì)繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。
標(biāo)簽： FPGA 指紋識(shí)別 法的研究 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-07
上傳用戶：kikye
本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu),對(duì)完成各級(jí)數(shù)字信號(hào)處理所涉及到的CORDIC、CIC、HB、DA、重采樣等關(guān)鍵算法做了適當(dāng)介紹;然后根據(jù)這些算法提出了基于FPGA實(shí)現(xiàn)的結(jié)構(gòu)并進(jìn)一步給出了性能分析;并且從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此間的性能制約,從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化;最后給出了FPGA實(shí)現(xiàn)的數(shù)字下變頻器在測(cè)試中產(chǎn)生的波形和頻譜,作了測(cè)試結(jié)果分析.
標(biāo)簽： FPGA 數(shù)字下變頻
上傳時(shí)間： 2013-05-25
上傳用戶：01010101
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
