一、PAC的概念及軟邏輯技術(shù)二、開放型PAC系統(tǒng)三、應(yīng)用案例及分析四、協(xié)議支持及系統(tǒng)架構(gòu)五、軟件編程技巧&組態(tài)軟件的整合六、現(xiàn)場演示&上機(jī)操作。PAC是由ARC咨詢集團(tuán)的高級研究員Craig Resnick提出的，定義如下:具有多重領(lǐng)域的功能，支持在單一平臺里包含邏輯、運(yùn)動、驅(qū)動和過程控制等至少兩種以上的功能單一開發(fā)平臺上整合多規(guī)程的軟件功能如HMI及軟邏輯, 使用通用標(biāo)簽和單一的數(shù)據(jù)庫來訪問所有的參數(shù)和功能。軟件工具所設(shè)計(jì)出的處理流程能跨越多臺機(jī)器和過程控制處理單元, 實(shí)現(xiàn)包含運(yùn)動控制及過程控制的處理程序。開放式, 模塊化構(gòu)架, 能涵蓋工業(yè)應(yīng)用中從工廠的機(jī)器設(shè)備到過程控制的操作單元的需求。采用公認(rèn)的網(wǎng)絡(luò)接口標(biāo)準(zhǔn)及語言，允許不同供應(yīng)商之設(shè)備能在網(wǎng)絡(luò)上交換資料。
標(biāo)簽： PAC 開放式 系統(tǒng)設(shè)計(jì)
上傳時間： 2014-01-14
上傳用戶：JGR2013
這是用verilog寫的一個簡單的處理器，雖然只具有5個指令，但是可以透過這個範(fàn)例，來了解到cpu的架構(gòu)，與如何開發(fā)處理器，相信會有很大的啟發(fā)。
標(biāo)簽： verilog
上傳時間： 2014-12-08
上傳用戶：ikemada
Debussy是NOVAS Software, Inc(思源科技)發(fā)展的HDL Debug & Analysis tool，這套軟體主要不是用來跑模擬或看波形，它最強(qiáng)大的功能是：能夠在HDL source code、schematic diagram、waveform、state bubble diagram之間，即時做trace，協(xié)助工程師debug。 可能您會覺的：只要有simulator如ModelSim就可以做debug了，我何必再學(xué)這套軟體呢? 其實(shí)Debussy v5.0以後的新版本，還提供了nLint -- check coding style & synthesizable，這蠻有用的，可以協(xié)助工程師了解如何寫好coding style，並養(yǎng)成習(xí)慣。 下圖所示為整個Debussy的原理架構(gòu)，可歸納幾個結(jié)論：
標(biāo)簽： Analysis Software Debussy Debug
上傳時間： 2014-01-14
上傳用戶：hustfanenze
一個很好用的控件，也很實(shí)用在網(wǎng)絡(luò)上找了很入才找到的哦，希望大家不要錯過哦!
標(biāo)簽： 控件
上傳時間： 2013-12-25
上傳用戶：tyler
Struts結(jié)合了數(shù)個技術(shù)，為了要瞭解Struts，您必須先瞭解JSP/Servlet相關(guān)技術(shù)，必須先瞭解MVC、Model 1、Model 2等架構(gòu)模式。
標(biāo)簽： Struts
上傳時間： 2013-12-21
上傳用戶：lhc9102
JVT所釋出的H.264/MPEG-4 AVC REFERENCE SOFTWARE MANUAL,，裡面詳細(xì)介紹了jm的架構(gòu)，以及其中 各種演算法所存在的類別，所以接觸jm的朋友,是一個非常好的嚮導(dǎo),幫助你了解大概的jm雛形.
標(biāo)簽： REFERENCE SOFTWARE MANUAL MPEG
上傳時間： 2013-12-20
上傳用戶：athjac
使用Flash提供的Web Service的能力，利用這個能力與SOAP Server連接並做資料的存取。而這篇文章將以一個極簡單的範(fàn)例來說明如何透過Flash取得想要的資料。關(guān)於SOAP Server的製作請參考之前撰寫的"Pyhon的SOAP Library"這篇文章，這篇文章有教大家如何使用python這個程式語言實(shí)作一個RPC Server，提供其他程式作遠(yuǎn)端呼叫。我提供RPC Server的製作，而我會使用python來架構(gòu)RPC Server，使用python內(nèi)建的函式庫來實(shí)作該Server。 需要工具； 1. Flash 8.0 2. Python 2.3 以上
上傳時間： 2014-01-25
上傳用戶：cc1915
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
OPEN-JTAG ARM JTAG 測試原理 1 前言 本篇報(bào)告主要介紹ARM JTAG測試的基本原理。基本的內(nèi)容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎(chǔ)上，結(jié)合ARM7TDMI詳細(xì)介紹了的JTAG測試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測試標(biāo)準(zhǔn)開始，JTAG是JOINT TEST ACTION GROUP的簡稱。IEEE 1149.1標(biāo)準(zhǔn)最初是由JTAG這個組織提出，最終由IEEE批準(zhǔn)並且標(biāo)準(zhǔn)化，所以，IEEE 1149.1這個標(biāo)準(zhǔn)一般也俗稱JTAG測試標(biāo)準(zhǔn)。 接下來介紹TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架構(gòu)。
標(biāo)簽： JTAG BOUNDARY-SCAN OPEN-JTAG ARM
上傳時間： 2016-08-16
上傳用戶：sssl
主題 : Low power Modified Booth Multiplier 介紹 : 為了節(jié)省乘法器面積、加快速度等等，許多文獻(xiàn)根據(jù)乘法器中架構(gòu)提出改進(jìn)的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個位元補(bǔ)上“0”，再由LSB至MSB以每兩個位元為一個Group，而下一個Group的LSB會與上一個Group的MSB重疊(overlap)，Group中的位元。 Booth編碼表進(jìn)行編碼(Booth Encoding)後再產(chǎn)生部分乘積進(jìn)而得到最後的結(jié)果。 Radix-2 Booth演算法在1961年由O. L. Macsorley教授改良後，提出了radix-4 Booth演算法(modified Booth algorithm)，此演算法的差異為Group所涵括的位元由原先的2個位元變?yōu)?個位元。
標(biāo)簽： Multiplier Modified Booth power
上傳時間： 2016-09-01
上傳用戶：stewart·
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<abbr id="sbfsk"></abbr>