相 關 資 源

• 這是用verilog寫的一個簡單的處理器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這是用flash寫的選單,很不錯使用,請看看.免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這是用 PIC 寫的利用感應大門轉速偵測大門是否碰到障礙物免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這是一個簡單的小工具,有點類似我們使用form方式設計時,使用behaver方式讓各個form作轉場特效一樣,不過這個工具是針對各個movie clip,相信對一些Art設計師有一定的幫助囉, 使免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• Calculator是用JAVA寫的一個程式!免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這個是用verilog做的一個8位功能很弱的CPU免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 是用verilog寫的,解復接程序,可以把復接的反過來,一般用在解碼程序中!免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 商店管理系統 一個用java寫的管理系統免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個簡單的mergesort程式。把陣列分三份後分別尋找使用者出入的X是否在陣列中。免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 遮只是一個簡單的C＃源碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這是一款經過制作,并且調試成功的無線話筒,是用protel畫的原理圖,還有元件的封裝.免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個簡單的Java打字遊戲,簡單練習用的免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這是用 PIC16F690 做的電話來電號碼辨識開門的程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 本程式碼是一個簡單的股票分析系統免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 介紹VTK的工作環境以及pipeline架構的精神所在,主要給使用者一個簡單的概念,帶領讀者進入VTK的世界免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個簡單的游戲設計...好好玩的免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• AT89C51SND1C是AT89C51核心的處理器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• AT89C51SND1C是AT89C51核心的處理器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• cc2430的一個簡單的溫度程式免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個簡單的RPG遊戲DEMO源碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個簡單的insortionSort程式。把陣列分成兩部分來排序。免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• ARM1136 為ARM11的參考文件 為QualComm其中之一的處理器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個32位微處理器的verilog實現源代脈,采用5級流水線和cache技術.免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 本實例實現一個多線程的管理器。在應用程序中免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• ARM微處理器為核心 進行軍用高性能PDA設計ARM微處理器為核心 進行軍用高性能PDA設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 是一個用verilog寫成的加法器電路,可把七個元件加起來免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• EZW法是一個用matlab寫的程式,是植基於小波的影像壓縮轉換免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• arm9_fpga2_verilog是一個可以綜合的用verilog寫的arm9的ip軟核免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個非常簡單的cpu設計的原代碼,是用verilog編寫的免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 此代碼是用verilog實現的以太網接口,在此基礎上做修改,可以作為一般的以太網接口程序開發.免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：