遺傳算法是基于自然選擇的一種魯棒性很強(qiáng)的解決問(wèn)題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問(wèn)題，現(xiàn)已成為尋求滿意解的最佳工具之一。然而，較慢的運(yùn)行速度也制約了其在一些實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。利用硬件實(shí)現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點(diǎn)，從而在很大程度上提高算法的運(yùn)行速度。 本文對(duì)遺傳算法進(jìn)行了理論介紹和分析，結(jié)合硬件自身的特點(diǎn)，選用了適合硬件化的遺傳算子，設(shè)計(jì)了標(biāo)準(zhǔn)遺傳算法硬件框架；為了進(jìn)一步利用硬件自身的并行特性，同時(shí)提高算法的綜合性能，本文還對(duì)現(xiàn)有的一些遺傳算法的并行模型進(jìn)行了研究，討論了其各自的優(yōu)缺點(diǎn)及研究現(xiàn)狀，并在此基礎(chǔ)上提出一種適合硬件實(shí)現(xiàn)的粗粒度并行遺傳算法。 我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架，包括初始化群體、適應(yīng)度計(jì)算、選擇、交叉、變異、群體存儲(chǔ)和控制等功能模塊。文中詳細(xì)分析了各模塊的功能和端口連接，并利用硬件描述語(yǔ)言編寫源代碼實(shí)現(xiàn)各模塊功能。經(jīng)過(guò)功能仿真、綜合、布局布線、時(shí)序仿真和下載等一系列步驟，實(shí)現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問(wèn)題，給出了實(shí)驗(yàn)結(jié)果。這些硬件模塊可以被進(jìn)一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。 最后，本文對(duì)硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問(wèn)題進(jìn)行了討論，并對(duì)本課題未來(lái)的研究進(jìn)行了展望。
標(biāo)簽： FPGA 算法 硬件 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-07-22
上傳用戶：誰(shuí)偷了我的麥兜
遺傳算法是一種基于自然選擇原理的優(yōu)化算法，在很多領(lǐng)域有著廣泛的應(yīng)用。但是，遺傳算法使用計(jì)算機(jī)軟件實(shí)現(xiàn)時(shí)，會(huì)隨著問(wèn)題復(fù)雜度和求解精度要求的提高，產(chǎn)生很大的計(jì)算延時(shí)，這種計(jì)算的延時(shí)限制了遺傳算法在很多實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。為了提升運(yùn)行速度，可以使用FPGA作為硬件平臺(tái)，設(shè)計(jì)數(shù)字系統(tǒng)完成遺傳算法。和軟件實(shí)現(xiàn)相比，硬件實(shí)現(xiàn)盡管在實(shí)時(shí)性和并行性方面具有很大優(yōu)勢(shì)，但同時(shí)會(huì)導(dǎo)致系統(tǒng)的靈活性不足、通用性不強(qiáng)。本文針對(duì)上述矛盾，使用基于功能的模塊化思想，將基于FPGA的遺傳算法硬件平臺(tái)劃分成兩類模塊：系統(tǒng)功能模塊和算子功能模塊。針對(duì)不同問(wèn)題，可以在保持系統(tǒng)功能模塊不變的前提下，選擇不同的遺傳算子功能模塊完成所需要的優(yōu)化運(yùn)算。本文基于Xilinx公司的Virtex5系列FPGA平臺(tái)，使用VerilogHDL語(yǔ)言實(shí)現(xiàn)了偽隨機(jī)數(shù)發(fā)生模塊、隨機(jī)數(shù)接口模塊、存儲(chǔ)器接口/控制模塊和系統(tǒng)控制模塊等系統(tǒng)功能模塊，以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉(zhuǎn)變異算子模塊等遺傳算法功能模塊，構(gòu)建了系統(tǒng)功能構(gòu)架和遺傳算子庫(kù)。該設(shè)計(jì)方法不僅使遺傳算法平臺(tái)在解決問(wèn)題時(shí)具有更高的靈活性和通用性，而且維持了系統(tǒng)架構(gòu)的穩(wěn)定。本文設(shè)計(jì)了多峰值、不連續(xù)、不可導(dǎo)函數(shù)的極值問(wèn)題和16座城市的旅行商問(wèn)題 (TSP)對(duì)遺傳算法硬件平臺(tái)進(jìn)行了測(cè)試。根據(jù)測(cè)試結(jié)果，該硬件平臺(tái)表現(xiàn)良好，所求取的最優(yōu)解誤差均在1％以內(nèi)。相對(duì)于軟件實(shí)現(xiàn)，該系統(tǒng)在求解一些復(fù)雜問(wèn)題時(shí)，速度可以提高2個(gè)數(shù)量級(jí)。最后，本文使用FPGA實(shí)現(xiàn)了粗粒度并行遺傳算法模型，并用于 TSP問(wèn)題的求解。將硬件平臺(tái)的運(yùn)行速度在上述基礎(chǔ)上提高了近1倍，取得了顯著的效果。關(guān)鍵詞：遺傳算法，硬件實(shí)現(xiàn)，并行設(shè)計(jì)，F(xiàn)PGA，TSP
標(biāo)簽： FPGA 算法 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-15
上傳用戶：hakim
針對(duì)冷鏈物流配送車輛路徑優(yōu)化問(wèn)題，分析云計(jì)算模式下處理配送車輛實(shí)時(shí)路徑的優(yōu)勢(shì)，建立了冷鏈物流配送車輛路徑優(yōu)化應(yīng)用服務(wù)架構(gòu)；并在該架構(gòu)下獲取多源實(shí)時(shí)交通信息，分析車輛配送時(shí)間和綜合成本，構(gòu)建了冷鏈物流配送車輛路徑優(yōu)化模型，并在云計(jì)算環(huán)境下利用粗粒度并行遺傳算法對(duì)模型進(jìn)行求解，實(shí)驗(yàn)結(jié)果表明云計(jì)算環(huán)境下冷藏車輛實(shí)時(shí)路徑優(yōu)化方法是有效的，該方法對(duì)冷鏈物流配送成本實(shí)現(xiàn)精細(xì)化控制，提高配送服務(wù)效率，具有實(shí)際意義。
標(biāo)簽： 云計(jì)算 物流配送 方法研究 車輛路徑
上傳時(shí)間： 2013-10-08
上傳用戶：peterli123456
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
摘要 本研究計(jì)劃之目的，在整合應(yīng)用以ARM為基礎(chǔ)的嵌入式多媒體實(shí)時(shí)操作系統(tǒng)于H.264/MPEG-4多媒體上。由于H.264是一種因應(yīng)實(shí)時(shí)系統(tǒng)(RTOS)所設(shè)計(jì)的可擴(kuò)展性串流傳輸(scalability stream media communication)的編碼技術(shù)。H.264主要架構(gòu)于細(xì)細(xì)粒可擴(kuò)展(Fine Granula Scalability,FGS)的壓縮編碼機(jī)制。細(xì)粒度可擴(kuò)展壓縮編碼技術(shù)是最新MPEG-4串流式傳輸標(biāo)準(zhǔn)，能依頻寛的差異來(lái)調(diào)整傳輸?shù)姆绞健＜?xì)粒度擴(kuò)展縮編碼技術(shù)以編入可選擇性的增強(qiáng)層(enhanced layers)于碼中，來(lái)提高影像傳輸?shù)馁|(zhì)量。本計(jì)劃主要在于設(shè)計(jì)一種簡(jiǎn)單有效的實(shí)時(shí)階層可擴(kuò)展的影像傳輸系統(tǒng)。在增強(qiáng)層編碼及H.264的基本層(base layer)編碼上使用漸進(jìn)的細(xì)粒度可擴(kuò)展編碼(Progressive Fine Granularity Scalable,PFGS)能直接使用H.264的格式特色來(lái)實(shí)現(xiàn)FGS。同時(shí)加入了LB-LLF(Layer-Based Least-Laxity-Fir stscheduling algorithm)的排程算法，來(lái)增 進(jìn)網(wǎng)路傳輸影像的質(zhì)量。由實(shí)驗(yàn)結(jié)果顯示本系統(tǒng)在串流影像質(zhì)量PSNR值上確有較佳的效能。
標(biāo)簽： 芯片系統(tǒng) 架構(gòu) 開(kāi)發(fā)平臺(tái)
上傳時(shí)間： 2014-12-26
上傳用戶：mpquest
針對(duì)重構(gòu)文件的大小、動(dòng)態(tài)容錯(cuò)時(shí)隙的長(zhǎng)短、實(shí)現(xiàn)的復(fù)雜性、模塊間通信方式、冗余資源的比例與布局等關(guān)鍵問(wèn)題進(jìn)行了分析。并對(duì)一些突出問(wèn)題,提出了基于算法和資源多級(jí)分塊的解決方法,闡述了新方法的性能,及其具有的高靈活性高、粒度等參數(shù)可選擇、重構(gòu)布線可靠性高、系統(tǒng)工作頻率有保障的優(yōu)點(diǎn)。
標(biāo)簽： FPGA 動(dòng)態(tài)可重構(gòu) 容錯(cuò) 技術(shù)研究
上傳時(shí)間： 2014-12-28
上傳用戶：Yue Zhong
賽靈思推出業(yè)界首款自動(dòng)化精細(xì)粒度時(shí)鐘門控解決方案，該解決方案可將 Virtex®-6 和 Spartan®-6 FPGA 設(shè)計(jì)方案的動(dòng)態(tài)功耗降低高達(dá) 30%。賽靈思智能時(shí)鐘門控優(yōu)化可自動(dòng)應(yīng)用于整個(gè)設(shè)計(jì)，既無(wú)需在設(shè)計(jì)流程中添加更多新的工具或步驟，又不會(huì)改變現(xiàn)有邏輯或時(shí)鐘，從而避免設(shè)計(jì)修改。此外，在大多數(shù)情況下，該解決方案都能保留時(shí)序結(jié)果。
標(biāo)簽： 370 WP 智能時(shí)鐘 動(dòng)態(tài)
上傳時(shí)間： 2013-11-16
上傳用戶：eastimage
研究基于IP 無(wú)線網(wǎng)絡(luò)中精細(xì)粒度可伸縮性( FGS) 視頻的傳輸。基于包交換的IP 無(wú)線網(wǎng)絡(luò)通常由兩段鏈路組成: 有線鏈路和無(wú)線鏈路。為了處理這種混合網(wǎng)絡(luò)中不同類型數(shù)據(jù)包的丟失情況, 對(duì)FGS 視頻增強(qiáng)層數(shù)據(jù)運(yùn)用了一個(gè)具有比特平面間不平等差錯(cuò)保護(hù)(BPUEP) 的多乘積碼前向糾錯(cuò)(MPFEC) 方案進(jìn)行信道編碼。對(duì)FGS 增強(qiáng)層每一個(gè)比特平面(BP) , 在傳輸層, 采用里德—索羅蒙碼(RS) 提供比特平面間的保護(hù); 而在鏈路層, 則運(yùn)用循環(huán)冗余校驗(yàn)碼(CRC) 串聯(lián)率兼容穿孔卷積碼(RCPC) 提供數(shù)據(jù)包內(nèi)保護(hù)。還提出了一個(gè)率失真優(yōu)化的信源—信道聯(lián)合編碼的碼率配置方案, 仿真結(jié)果顯示出該方案在提高接收端視頻質(zhì)量方面的優(yōu)勢(shì)。
標(biāo)簽： FGS 無(wú)線網(wǎng)絡(luò) 乘積碼 方案
上傳時(shí)間： 2013-11-14
上傳用戶：1234567890qqq
提出Linux用戶空間下的一種高性能定時(shí)器池的實(shí)現(xiàn)方法。主要基于時(shí)間輪、紅黑樹(shù)及Linux內(nèi)核提供了一種利于管理的定時(shí)器句柄Timerfd。結(jié)合紅黑樹(shù)、位圖、時(shí)間輪等技術(shù)，設(shè)計(jì)一種高性能級(jí)定時(shí)器池。池中定時(shí)器的粒度可達(dá)到40 ms，滿足用戶空間低延時(shí)的應(yīng)用需求，同時(shí)又可以方便地管理一定數(shù)量的定時(shí)器。
上傳時(shí)間： 2014-12-29
上傳用戶：lht618
針對(duì)重構(gòu)文件的大小、動(dòng)態(tài)容錯(cuò)時(shí)隙的長(zhǎng)短、實(shí)現(xiàn)的復(fù)雜性、模塊間通信方式、冗余資源的比例與布局等關(guān)鍵問(wèn)題進(jìn)行了分析。并對(duì)一些突出問(wèn)題,提出了基于算法和資源多級(jí)分塊的解決方法,闡述了新方法的性能,及其具有的高靈活性高、粒度等參數(shù)可選擇、重構(gòu)布線可靠性高、系統(tǒng)工作頻率有保障的優(yōu)點(diǎn)。
標(biāo)簽： FPGA 動(dòng)態(tài)可重構(gòu) 容錯(cuò) 技術(shù)研究
上傳時(shí)間： 2013-11-23
上傳用戶：cylnpy
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
