北京航空航天大學(xué)出版社，深入淺出ARM7--LPC213x214x下冊(cè)，周立功等編著。本書(shū)全面介紹了以L(fǎng)PC213x/LPC214x兩個(gè)系列ARM芯片為硬件平臺(tái)的各種應(yīng)用開(kāi)發(fā)，詳細(xì)分析了嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-II在ARM7上的移植和應(yīng)用。第421頁(yè)-完。
上傳時(shí)間： 2013-06-14
上傳用戶(hù)：hhkpj
遺傳算法是一種基于自然選擇原理的優(yōu)化算法，在很多領(lǐng)域有著廣泛的應(yīng)用。但是，遺傳算法使用計(jì)算機(jī)軟件實(shí)現(xiàn)時(shí)，會(huì)隨著問(wèn)題復(fù)雜度和求解精度要求的提高，產(chǎn)生很大的計(jì)算延時(shí)，這種計(jì)算的延時(shí)限制了遺傳算法在很多實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。為了提升運(yùn)行速度，可以使用FPGA作為硬件平臺(tái)，設(shè)計(jì)數(shù)字系統(tǒng)完成遺傳算法。和軟件實(shí)現(xiàn)相比，硬件實(shí)現(xiàn)盡管在實(shí)時(shí)性和并行性方面具有很大優(yōu)勢(shì)，但同時(shí)會(huì)導(dǎo)致系統(tǒng)的靈活性不足、通用性不強(qiáng)。本文針對(duì)上述矛盾，使用基于功能的模塊化思想，將基于FPGA的遺傳算法硬件平臺(tái)劃分成兩類(lèi)模塊：系統(tǒng)功能模塊和算子功能模塊。針對(duì)不同問(wèn)題，可以在保持系統(tǒng)功能模塊不變的前提下，選擇不同的遺傳算子功能模塊完成所需要的優(yōu)化運(yùn)算。本文基于Xilinx公司的Virtex5系列FPGA平臺(tái)，使用VerilogHDL語(yǔ)言實(shí)現(xiàn)了偽隨機(jī)數(shù)發(fā)生模塊、隨機(jī)數(shù)接口模塊、存儲(chǔ)器接口/控制模塊和系統(tǒng)控制模塊等系統(tǒng)功能模塊，以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉(zhuǎn)變異算子模塊等遺傳算法功能模塊，構(gòu)建了系統(tǒng)功能構(gòu)架和遺傳算子庫(kù)。該設(shè)計(jì)方法不僅使遺傳算法平臺(tái)在解決問(wèn)題時(shí)具有更高的靈活性和通用性，而且維持了系統(tǒng)架構(gòu)的穩(wěn)定。本文設(shè)計(jì)了多峰值、不連續(xù)、不可導(dǎo)函數(shù)的極值問(wèn)題和16座城市的旅行商問(wèn)題 (TSP)對(duì)遺傳算法硬件平臺(tái)進(jìn)行了測(cè)試。根據(jù)測(cè)試結(jié)果，該硬件平臺(tái)表現(xiàn)良好，所求取的最優(yōu)解誤差均在1％以?xún)?nèi)。相對(duì)于軟件實(shí)現(xiàn)，該系統(tǒng)在求解一些復(fù)雜問(wèn)題時(shí)，速度可以提高2個(gè)數(shù)量級(jí)。最后，本文使用FPGA實(shí)現(xiàn)了粗粒度并行遺傳算法模型，并用于 TSP問(wèn)題的求解。將硬件平臺(tái)的運(yùn)行速度在上述基礎(chǔ)上提高了近1倍，取得了顯著的效果。關(guān)鍵詞：遺傳算法，硬件實(shí)現(xiàn)，并行設(shè)計(jì)，F(xiàn)PGA，TSP
標(biāo)簽： FPGA 算法 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-15
上傳用戶(hù)：hakim
基于H.264的自適應(yīng)環(huán)路濾波器的硬件設(shè)計(jì)與FPGA驗(yàn)證
標(biāo)簽： 環(huán)路濾波器 硬件設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：372825274
自上個(gè)世紀(jì)九十年代以來(lái)，我國(guó)著名學(xué)者、現(xiàn)中國(guó)科學(xué)院院士、清華大學(xué)陳難先教授等人使用無(wú)窮級(jí)數(shù)的Mobius反演公式解決了一系列重要的物理學(xué)中的逆問(wèn)題，開(kāi)創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問(wèn)題的巧妙方法，其工作在1990年當(dāng)時(shí)就得到了世界著名的《NATURE》雜志的高度評(píng)價(jià)。 華僑大學(xué)蘇武潯教授等則把Mobius變換的方法應(yīng)用于幾種常用波形(包括周期矩形脈沖，奇偶對(duì)稱(chēng)方波和三角波等)的傅立葉級(jí)數(shù)的逆變換運(yùn)算，得到正、余弦函數(shù)及一般周期信號(hào)的各種常用波形的信號(hào)展開(kāi)；并求得了與各種常用波形信號(hào)函數(shù)族相正交的函數(shù)族，以用于各展開(kāi)系數(shù)的計(jì)算與信息的解調(diào)；而后把它們應(yīng)用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 本文主要完成了兩個(gè)方面的工作,Chen-Mobius多路通信系統(tǒng)的FPGA硬件設(shè)計(jì)實(shí)現(xiàn)和基于Chen-Mobius變換的語(yǔ)音加密雙工通信系統(tǒng)的實(shí)現(xiàn)。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對(duì)Chen-Mobius多路(四路和八路)通信系統(tǒng)進(jìn)行仿真分析，對(duì)該系統(tǒng)在不同信噪比情況下的錯(cuò)誤概率進(jìn)行了計(jì)算，并繪出了信噪比-錯(cuò)誤概率曲線(xiàn)；其次，利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統(tǒng)的主體模塊(函數(shù)及積分器的產(chǎn)生等)轉(zhuǎn)化成HDL硬件語(yǔ)言，后在QuartusⅡ軟件平臺(tái)上，結(jié)合利用VHDL編程的硬件程序模塊(分頻、延時(shí)、控制模塊等)構(gòu)架完整的Chen-Mobius通信系統(tǒng)，并對(duì)此系統(tǒng)設(shè)計(jì)綜合、引腳分配、仿真驗(yàn)證、時(shí)序分析等；最后，在Altera公司的Stratix 芯片上，實(shí)現(xiàn)硬件的編程和下載，從而完成了Chen-Mobius多路通信系統(tǒng)的FPGA硬件實(shí)現(xiàn)。 另外，利用Chen-Mobius單路通信系統(tǒng)的調(diào)制、解調(diào)系統(tǒng)分別對(duì)語(yǔ)音信號(hào)進(jìn)行加密與解密，在兩塊DE2的FPGA開(kāi)發(fā)板上成功實(shí)現(xiàn)了基于Chen-Mobius變換的語(yǔ)音加密雙工通信。完成本設(shè)計(jì)意義重大，它為今后Chen-Mobius通信系統(tǒng)應(yīng)用于通信領(lǐng)域的各個(gè)方面，邁開(kāi)堅(jiān)實(shí)的一步。
標(biāo)簽： ChenMobius FPGA 通信系統(tǒng) 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-07-24
上傳用戶(hù)：xaijhqx
第一章 概述 1.1 AVR 單片機(jī)GCC 開(kāi)發(fā)概述 1.2 一個(gè)簡(jiǎn)單的例子 1.3 用MAKEFILE 管理項(xiàng)目 1.4 開(kāi)發(fā)環(huán)境的配置 1.5 實(shí)驗(yàn)板CA-M8 第二章 存儲(chǔ)器操作編程 2.1 AVR 單片機(jī)存儲(chǔ)器組織結(jié)構(gòu) 2.2 I/O 寄存器操作 2.3 SRAM 內(nèi)變量的使用 2.4 在程序中訪(fǎng)問(wèn)FLASH 程序存儲(chǔ)器 2.5 EEPROM 數(shù)據(jù)存儲(chǔ)器操作 2.6 avr-gcc 段結(jié)構(gòu)與再定位 2.7 外部RAM 存儲(chǔ)器操作 2.8 堆應(yīng)用 第三章 GCC C 編譯器的使用 3.1 編譯基礎(chǔ) 3.2 生成靜態(tài)連接庫(kù) 第四章 AVR 功能模塊應(yīng)用實(shí)驗(yàn) 4.1 中斷服務(wù)程序 4.2 定時(shí)器/計(jì)數(shù)器應(yīng)用 4.3 看門(mén)狗應(yīng)用 4.4 UART 應(yīng)用 4.5 PWM 功能編程 4.6 模擬比較器 4.7 A/D 轉(zhuǎn)換模塊編程 4.8 數(shù)碼管顯示程序設(shè)計(jì) 4.9 鍵盤(pán)程序設(shè)計(jì) 4.10 蜂鳴器控制 第五章 使用C 語(yǔ)言標(biāo)準(zhǔn)I/O 流調(diào)試程序 5.1 avr-libc 標(biāo)準(zhǔn)I/O 流描述 5.2 利用標(biāo)準(zhǔn)I/0 流調(diào)試程序 5.3 最小化的格式化的打印函數(shù) 第六章 CA-M8 上實(shí)現(xiàn)AT89S52 編程器的實(shí)現(xiàn) 6.1 編程原理 6.2 LuckyProg2004 概述 6.3 AT989S52 isp 功能簡(jiǎn)介 6.4 下位機(jī)程序設(shè)計(jì) 第七章 硬件TWI 端口編程 7.1 TWI 模塊概述 7.2 主控模式操作實(shí)時(shí)時(shí)鐘DS1307 7.3 兩個(gè)Mega8 間的TWI 通信 第八章 BootLoader 功能應(yīng)用 8.1 BootLoader 功能介紹 8.2 avr-libc 對(duì)BootLoader 的支持 8.3 BootLoader 應(yīng)用實(shí)例 8.4 基于LuckyProg2004 的BootLoader 程序 第九章 匯編語(yǔ)言支持 9.1 C 代碼中內(nèi)聯(lián)匯編程序 9.2 獨(dú)立的匯編語(yǔ)言支持 9.3 C 與匯編混合編程 第十章 C++語(yǔ)言支持
標(biāo)簽： AVR GCC 單片機(jī) 程序設(shè)計(jì)
上傳時(shí)間： 2013-08-01
上傳用戶(hù)：飛翔的胸毛
在慣性導(dǎo)航系統(tǒng)中，捷聯(lián)式慣性導(dǎo)航系統(tǒng)以其體積小、成本低和可靠性高等優(yōu)點(diǎn)正逐步取代平臺(tái)式慣性導(dǎo)航系統(tǒng)，成為慣性導(dǎo)航系統(tǒng)的發(fā)展趨勢(shì)。 為了適應(yīng)捷聯(lián)慣性導(dǎo)航系統(tǒng)小型化、低成本和高性能的發(fā)展方向，本文設(shè)計(jì)了DSP與FPGA相結(jié)合的系統(tǒng)方案：系統(tǒng)采用MEMS器件和高性能A/D轉(zhuǎn)換器構(gòu)成慣性信號(hào)檢測(cè)單元，F(xiàn)PGA進(jìn)行I/O控制，DSP完成導(dǎo)航計(jì)算。方案綜合考慮了系統(tǒng)成本、計(jì)算速度、精度、體積等各方面的因素，并通過(guò)GPS、磁航向計(jì)等信息融合進(jìn)一步提高導(dǎo)航精度。 數(shù)據(jù)采集是捷聯(lián)慣導(dǎo)系統(tǒng)設(shè)計(jì)的關(guān)鍵，本文數(shù)據(jù)采集由信號(hào)調(diào)理、A/D轉(zhuǎn)換和。FPGA等幾部分組成。其中，F(xiàn)PGA是整個(gè)數(shù)據(jù)采集部分的核心，其主要功能包括：實(shí)現(xiàn)了ADC控制邏輯和時(shí)序生成；配置了FIFO寄存器，緩沖了ADC與DSP之間的轉(zhuǎn)換數(shù)據(jù)；擴(kuò)展了UART串口，以實(shí)現(xiàn)系統(tǒng)的外部信息接口。在完成電路設(shè)計(jì)的基礎(chǔ)上，對(duì)各功能模塊進(jìn)行了全面的半實(shí)物仿真，驗(yàn)證了系統(tǒng)方案及各主要功能模塊的可行性。 論文簡(jiǎn)述了慣性導(dǎo)航系統(tǒng)的應(yīng)用背景及發(fā)展?fàn)顩r，介紹了捷聯(lián)慣導(dǎo)系統(tǒng)的基本原理，設(shè)計(jì)了基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)方案，實(shí)現(xiàn)了系統(tǒng)各部分硬件電路以及FPGA功能模塊，并通過(guò)搭建硬件驗(yàn)證平臺(tái)和利用第三方仿真軟件，對(duì)傳感器的性能以及FPGA各功能模塊進(jìn)行了較全面的驗(yàn)證和仿真。結(jié)果表明：基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)能夠滿(mǎn)足應(yīng)用的要求，并在小型化、低成本和高性能等方面有一定的優(yōu)勢(shì)。
標(biāo)簽： DSPFPGA 捷聯(lián) 慣性導(dǎo)航 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：1966640071
硬件測(cè)試報(bào)告,做硬件的朋友可以看看. 硬件測(cè)試報(bào)告,做硬件的朋友可以看看.
上傳時(shí)間： 2013-07-29
上傳用戶(hù)：fanboynet
·詳細(xì)說(shuō)明：MP3制作方法和原理圖(包括硬件部分知識(shí))-MP3 manufacture method and schematic diagram (including hardware partial knowledge) 文件列表: MP3制作 .......\新型MP3解碼芯片VS1001K及其應(yīng)用.files .......\.............
上傳時(shí)間： 2013-05-27
上傳用戶(hù)：yph853211
由于各種非線(xiàn)性電力電子裝置的和功率開(kāi)關(guān)器件的廣泛應(yīng)用產(chǎn)生了諧波。隨著對(duì)電能質(zhì)量要求的不斷提高，各種治理諧波的電力電子裝置就產(chǎn)生了。諧波治理的方法主要有無(wú)源濾波技術(shù)和有源電力濾波器技術(shù)。傳統(tǒng)的方法采用LC 無(wú)源濾波器，與無(wú)源濾波器相比有源電力濾波器具有很大的優(yōu)越性，因此越來(lái)越多的應(yīng)用到治理諧波污染中。隨著以DSP 和FPGA 的高速發(fā)展，以全數(shù)字化控制技術(shù)實(shí)現(xiàn)的有源電力濾波器必將更多的應(yīng)用到諧波裝置中去。本文深入分析了諧波治理的研究背景意義和有源濾波器的研究現(xiàn)狀和發(fā)展趨勢(shì)。介紹了有源濾波器的基本的工作原理；分類(lèi)；諧波的檢測(cè)方法和控制策略，在各個(gè)方法的比較上選用基于瞬時(shí)無(wú)功功率理論的諧波檢測(cè)法對(duì)諧波電流進(jìn)行了檢測(cè)。并提出了一種基于 DSP 及FPGA 控制的有源電力濾波器的設(shè)計(jì)方案，重點(diǎn)研究了三相并聯(lián)型有源濾波器的控制系統(tǒng)及硬件設(shè)計(jì)。本文還對(duì)系統(tǒng)的功率器件進(jìn)行了分析并選用IGBT 作為其開(kāi)關(guān)器件。設(shè)計(jì)了IGBT 驅(qū)動(dòng)及保護(hù)電路，利用理論分析和仿真結(jié)果設(shè)定了系統(tǒng)直流側(cè)電容和輸出電感的參數(shù)。對(duì)整個(gè)系統(tǒng)進(jìn)行了Simulink 仿真實(shí)驗(yàn)，選用DSP 和和FPGA 作為核心處理芯片，DSP 用來(lái)采集數(shù)據(jù)并檢測(cè)諧波，F(xiàn)PGA 用來(lái)實(shí)現(xiàn)PWM 脈沖的輸出。設(shè)計(jì)并調(diào)試出非線(xiàn)性負(fù)載，傳感器采集，電流電壓調(diào)理電路，主電路，過(guò)零檢測(cè)電路，IGBT 的驅(qū)動(dòng)及吸收緩沖電路。并在此基礎(chǔ)上搭建出了試驗(yàn)平臺(tái)。給出了DSP 及FPGA 的軟件設(shè)計(jì)思想和流程。
標(biāo)簽： FPGA 有源濾波器 硬件設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：youth25
·摘要： fuzzyTECH軟件可以用于創(chuàng)建模糊系統(tǒng),然后用神經(jīng)網(wǎng)絡(luò)和樣本數(shù)據(jù)對(duì)所創(chuàng)建的模糊系統(tǒng)進(jìn)行訓(xùn)練,最后可以針對(duì)不同的單片機(jī)或DSP硬件平臺(tái)自動(dòng)產(chǎn)生相應(yīng)的程序代碼,直接應(yīng)用到系統(tǒng)的調(diào)試中去.fuzzyTECH很好地解決了在單片機(jī)或DSP的有限資源中如何編制高效的應(yīng)用程序以實(shí)現(xiàn)復(fù)雜的模糊控制算法的問(wèn)題.它降低了實(shí)現(xiàn)模糊控制算法的難度,也加快了設(shè)計(jì)模糊控制算法的速度.文章最后給出了用f
標(biāo)簽： FuzzyTECH 軟件 模糊控制系統(tǒng) 中的應(yīng)用
上傳時(shí)間： 2013-05-25
上傳用戶(hù)：trepb001
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
