<input id="y2ogy"></input>
隨著電子技術的不斷發展和進步，嵌入式系統也越來越廣泛的滲入到人類生活的方方面面。我們生活中常用的手機、數碼相機、掌上電腦、便攜式掃描儀等等都應用到了嵌入式系統。 論文首先介紹了嵌入式系統，包括嵌入式系統的構成、特點、發展趨勢以及FPGA在嵌入式中的應用等，指明嵌入式系統設計一般可分為硬件設計和軟件設計兩部分。 硬件設計部分，首先介紹了FPGA的相關知識，包括FPGA構成、特性、開發工具、開發流程等，并對論文中選用的Altera公司的CyclonⅡ器件做了詳細的介紹。利用SOPC Builder、NiosⅡ等工具設計創建了NiosⅡ CPU內核，添加以太網、Flash、PIO以及VGA接口等模塊，生成了一個Nios CPU內核，完成硬件設計。 軟件設計部分，研究了嵌入式操作系統的發展、種類、特點等，簡單介紹了幾種代表性的嵌入式操作系統。選擇嵌入式操作系統時，綜合考慮了內核、可移植性、可裁剪性、外掛模塊、成本、服務等各種因素，最終選用μCLinux操作系統。詳細介紹了μCLinux的特點、基本架構、代碼結構等。利用NiosⅡIDE為宿主機建立Linux開發環境。在IDE里配置Linux內核和文件系統，編譯后上載到做好的硬件平臺上。啟動μCLinux后將一個C語言編寫的九宮格求解程序下載到開發板中運行，檢驗運行結果，驗證嵌入式系統的正確性。 論文所做的只是嵌入式系統的一個應用實例。實際應用過程中，用戶可以根據自己的實際需要對軟硬件進行修改，以實現不同的功能。
上傳時間： 2013-07-19
上傳用戶：zhuoying119
51單片機上c語言編程手冊，非常實用，我自己就是看著這個學習的
上傳時間： 2013-05-18
上傳用戶：ikemada
隨著中國二代導航系統的建設，衛星導航的應用將普及到各個行業，具有自主知識產權的衛星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中，對于成熟技術將利用ASIC芯片進行批量生產，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路，著重進行了其中一個捕獲通道的設計和實現。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素，尤其是在高動態和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統進行總體功能劃分和結構設計，并采用自底向上的方法對系統進行功能實現和驗證。 本課題以Xilinx公司的Spartan3E開發板為硬件開發平臺，以ISE9.2i為軟件開發平臺，采用Verilog HDL編程實現該系統。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數字中頻信號。 本課題主要是基于采樣率變換和FFT實現對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設計時，合理地采用FPGA設計思想與技巧優化系統。基于實用性的要求，詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現原理、實現結構以及仿真結果。并達到降低系統硬件資源，能夠快速、高效地實現對GPS C/A碼捕獲的要求。 本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分，對接收機的設計具有一定的參考價值。
上傳時間： 2013-07-22
上傳用戶：user08x
作為性能優異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應用。因此有必要研究如何將現有的Turbo碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現的算法，將實驗室的理論研究成果轉化成為硬件產品。 論文主要的研究內容有以下兩點： 其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下，自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。 仿真結果表明：該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現，得到硬件電路，并對得到的譯碼器硬件電路進行測試。 測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
全球定位系統(Global Positioning System—GPS)是新一代衛星導航定位系統，具有全球、全天候、連續、高精度導航與定位功能，能夠為廣大用戶提供精確的三維坐標、速度和時間信息。因此，GPS系統被廣泛地應用于生活中的各個領域。GPS系統用戶主要是各種型號的接收機，而捕獲跟蹤技術是接收機的關鍵技術，同時也是一個技術難點。在GPS接收機中，導航電文是用戶定位和導航的數據基礎，為了得到導航電文必須要對GPS信號進行捕獲跟蹤。本文詳細研究了GPS信號捕獲跟蹤技術，并進行了FPGA設計。 @@ 本文首先概述了GPS系統信號結構和GPS接收機工作原理，對GPS信號調制機理進行詳細地闡述，重點分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎理論，重點研究時域滑動相關捕獲方法，深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數的GPS中頻發生器，并在此平臺上，對GPS信號時域滑動相關捕獲算法進行仿真與分析。 @@ 接著重點研究了GPS信號跟蹤技術，系統分析碼跟蹤環路和載波跟蹤環路結構框圖以及算法。在碼跟蹤環路方面，選用并分析了能分離載波的非相干超前滯后碼鎖定環的工作機理。在載波跟蹤環路中選用對導航電文數據相位翻轉不敏感的科斯塔斯環，并用數學模型分析GPS信號的解調過程。之后對整個跟蹤環路進行MATLAB仿真，結果表明環路參數設計滿足要求，并能成功解調出GPS導航電文。 @@ 最后本文在QuartusII環境下完成對GPS信號捕獲跟蹤系統的FPGA設計。根據對相關器硬件結構框架，對算法中各個模塊的實現進行詳細的說明，包括頂層設計到CA碼、NCO等重要模塊設計，并給出了仿真結果。 @@關鍵詞：GPS接收機；捕獲；跟蹤；MATLAB仿真：FPGA
上傳時間： 2013-06-16
上傳用戶：jacking
《單片機C語言程序設計實訓100例——基于8051+Proteus仿真》，附有電路圖及hex文件
上傳時間： 2013-07-19
上傳用戶：nanfeicui
μC-OS-Ⅱ中文手冊,共分為十二個章節。第1章：范例，第2章 實時系統概念，第3章 內核結構，第4 章 任務管理，第5 章 時間管理，第6 章 任務之間的通訊與同步，第7 章 內存管理，第8章 移植μC/OS-Ⅱ，第9章 μC/OS-II在80x86上的移植，第10章從 μC/OS 升級到 μC/OS-II，第11 章 參考手冊，第12章 配置手冊。
標簽： C-OS
上傳時間： 2013-04-24
上傳用戶：william345
單片機C語言的理論書籍，內容比較豐富，涵蓋了單片機C語言的各種應用。
上傳時間： 2013-07-11
上傳用戶：liangrb
這是我們實驗室培訓C語言時用的課件，個人覺得很不錯
上傳時間： 2013-06-25
上傳用戶：zhengjian
ARM嵌入式系統C語言編程資料，歡迎各位朋友 下載
上傳時間： 2013-06-06
上傳用戶：himbly
<noscript id="syeqo"></noscript>