基于FPGA的FFT算法實現(xiàn)
上傳時間： 2013-11-06
上傳用戶：LP06
基于FPGA的FIR數(shù)字濾波器算法實現(xiàn)
標(biāo)簽： FPGA FIR 數(shù)字濾波器 算法
上傳時間： 2015-01-02
上傳用戶：Shaikh
針對城市道路交叉口的常發(fā)性交通擁堵現(xiàn)象，依據(jù)RFID檢測系統(tǒng)的特點，提出了一種基于物聯(lián)網(wǎng)前端信息采集技術(shù)的交通流檢測方法。并且對城市道路交叉口采集到的交通流量相對增量、車輛的時間占有率相對增量以及地點平均車速等信息進(jìn)行了對比性分析和統(tǒng)計推導(dǎo)，從理論上論證了交通擁擠產(chǎn)生時的交通流特點，然后以此為基礎(chǔ)給出了交通擁擠事件出現(xiàn)時的判別準(zhǔn)則，構(gòu)造出相應(yīng)的擁擠檢測指標(biāo)及判別算法。最后利用Matlab編程再結(jié)合實際交通測量數(shù)據(jù)驗證了算法的正確性。
標(biāo)簽： 物聯(lián)網(wǎng) 智能交通 判別 法的研究
上傳時間： 2013-10-19
上傳用戶：zhaiye
基于解決Xmodem協(xié)議中CRC校驗的目的，以經(jīng)典的LFSR硬件電路為基礎(chǔ)，采用了按字節(jié)并行運算CRC校驗碼，以及多字節(jié)CRC算法的方法。在Quartus II環(huán)境下，通過以VHDL語言仿真試驗，得出Xmodem協(xié)議中CRC校驗，以多字節(jié)循環(huán)并行CRC算法能夠滿足高速實時性要求的結(jié)論。
標(biāo)簽： Xmodem FPAG CRC 協(xié)議
上傳時間： 2013-10-09
上傳用戶：胡蘿卜醬
XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-06
上傳用戶：wentianyou
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時間： 2013-10-21
上傳用戶：huql11633
討論了PCB自動設(shè)計中版面圖形數(shù)據(jù)組織和障礙數(shù)的建立。介紹了PCB自動設(shè)計中分解算法、圖形相交算法機器在圖形數(shù)據(jù)處理中的應(yīng)用
上傳時間： 2014-01-25
上傳用戶：wqxstar
提出一種利用FPGA實現(xiàn)相關(guān)干涉儀測向算法的方法，給出了測向系統(tǒng)的結(jié)構(gòu)和組成框圖，并詳細(xì)介紹了FPGA內(nèi)部模塊的劃分及設(shè)計流程，最后結(jié)合實際設(shè)計出一種實現(xiàn)方案，并討論了該方案在寬帶測向中較原有實現(xiàn)方式的優(yōu)勢。為了使算法更適于FPGA實現(xiàn)，提出了一種新的相位樣本選取方法，并仿真驗證了該方法與傳統(tǒng)方法的等效性。
上傳時間： 2013-11-21
上傳用戶：LP06
介紹了AES中,SubBytes算法在FPGA的具體實現(xiàn).構(gòu)造SubBytes的S-Box轉(zhuǎn)換表可以直接查找ROM表來實現(xiàn).通過分析SubBytes算法得到一種可行性硬件邏輯電路,從而實現(xiàn)SubBytes變換的功能.
標(biāo)簽： SubBytes FPGA AES 算法
上傳時間： 2014-07-10
上傳用戶：lacsx
設(shè)計了一種基于FPGA純硬件方式實現(xiàn)方向濾波的指紋圖像增強算法。設(shè)計采用寄存器傳輸級（RTL）硬件描述語言（Verilog HDL），利用時分復(fù)用和流水線處理等技術(shù)，完成了方向濾波指紋圖像增強算法在FPGA上的實現(xiàn)。整個系統(tǒng)通過了Modelsim的仿真驗證并在Terasic公司的DE2平臺上完成了硬件測試。設(shè)計共消耗了3716個邏輯單元，最高處理速度可達(dá)92.93MHz。以50MHz頻率工作時，可在0.5s以內(nèi)完成一幅256×256指紋圖像的增強處理。
上傳時間： 2013-11-06
上傳用戶：rishian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
