設(shè)計(jì)了一種基于FPGA純硬件方式實(shí)現(xiàn)方向?yàn)V波的指紋圖像增強(qiáng)算法。設(shè)計(jì)采用寄存器傳輸級(jí)（RTL）硬件描述語(yǔ)言（Verilog HDL），利用時(shí)分復(fù)用和流水線處理等技術(shù)，完成了方向?yàn)V波指紋圖像增強(qiáng)算法在FPGA上的實(shí)現(xiàn)。整個(gè)系統(tǒng)通過(guò)了Modelsim的仿真驗(yàn)證并在Terasic公司的DE2平臺(tái)上完成了硬件測(cè)試。設(shè)計(jì)共消耗了3716個(gè)邏輯單元，最高處理速度可達(dá)92.93MHz。以50MHz頻率工作時(shí)，可在0.5s以?xún)?nèi)完成一幅256×256指紋圖像的增強(qiáng)處理。
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
