<acronym id="ijojg"></acronym>
隨著計算機技術(shù)、半導(dǎo)體技術(shù)、微電子技術(shù)技術(shù)的不斷融合，嵌入式系統(tǒng)的應(yīng)用得到了迅猛發(fā)展。本文以嵌入式系統(tǒng)開發(fā)為背景，研究基于ARM和μC/OS-II的嵌入式系統(tǒng)及其在加密解密模塊中的應(yīng)用。 本文在介紹了嵌入式系統(tǒng)和硬件實現(xiàn)Rijndael算法的研究現(xiàn)狀之后，簡要概述了Rijndael加密算法的結(jié)構(gòu)、輪變換、密鑰擴展和該加密模塊選用Rijndael算法的原因以及ARM系列微處理器選型和S3C44BOX芯片體系結(jié)構(gòu)、開發(fā)板平臺的選擇和板上主體硬件電路等相關(guān)內(nèi)容。 在深入地研究了Rijndael加密算法之后以及根據(jù)嵌入式系統(tǒng)的一般要求，本文設(shè)計了一個基于ARM和μC/OS-II的嵌入式加密模塊。該加密模塊采用了32位高性能ARM微處理器S3C44BOX為硬件核心，并以嵌入式實時操作系統(tǒng)μC/OS-II為軟件平臺，在ARM ADS1.2環(huán)境下進行系統(tǒng)軟件開發(fā)。該加密模塊充分地利用了ARM微處理器性能高、功耗低和成本低的優(yōu)勢以及發(fā)揮了μC/OS-II可移植性好、穩(wěn)定性和可靠性高的優(yōu)點。 本文重點論述了嵌入式加密模塊BootLoader文件的裝載、I/O端口初始化、基于S3C44BOX微處理器的μC/OS-II移植及應(yīng)用軟件部分中任務(wù)和模塊的流程設(shè)計。在該加密模塊應(yīng)用軟件設(shè)計部分中，對各個任務(wù)的創(chuàng)建、定義、優(yōu)先級設(shè)置和事件的定義、對文件的操作進行了設(shè)計，并且按照系統(tǒng)軟件設(shè)計的流程描述了模塊所有任務(wù)和部分子模塊的功能。
標(biāo)簽： ARM COS 嵌入式 加密系統(tǒng)
上傳時間： 2013-05-24
上傳用戶：Alibabgu
嵌入式系統(tǒng)產(chǎn)品開發(fā)現(xiàn)已成為IT產(chǎn)業(yè)的主流發(fā)展方向之一，在不同應(yīng)用領(lǐng)域的嵌入式系統(tǒng)產(chǎn)品開發(fā)中，都涉及到的一個共性關(guān)鍵技術(shù)是：嵌入式系統(tǒng)開發(fā)平臺的研究與設(shè)計。 本文密切結(jié)合實際科研項目，采用軟、硬件協(xié)同設(shè)計的研究方法，設(shè)計了一套基于ARM微處理器架構(gòu)的嵌入式系統(tǒng)開發(fā)平臺，為應(yīng)用系統(tǒng)的開發(fā)者完成了大部分共性的底層設(shè)計工作，并針對現(xiàn)代酒店客房管理與控制系統(tǒng)的功能要求，以此平臺為基礎(chǔ)，開發(fā)了一個樓層機控制系統(tǒng)，并成功運用于深圳某國際大酒店的客房控制系統(tǒng)中，驗證了本文研發(fā)成果的有效性和推廣應(yīng)用價值。 論文首先分析了當(dāng)前國內(nèi)外嵌入式系統(tǒng)的研究現(xiàn)狀，然后研究了基于S3C44BOX開發(fā)板的硬件設(shè)計和實現(xiàn)過程，分別給出了電源模塊、MCU核心模塊、存儲器模塊、I/O接口模塊、通信接口模塊、調(diào)試以及系統(tǒng)擴展接口等主要模塊的設(shè)計方法和電氣原理圖；使用CPLD實現(xiàn)了多功能JTAG調(diào)試器，在SDT環(huán)境下完成了硬件調(diào)試工作；研究了嵌入式操作系統(tǒng)的移植技術(shù)，針對VxWorks操作系統(tǒng)下載與應(yīng)用，開發(fā)了適用于S3C44BOX的板級支持包，成功完成了BootRom和VxWorks兩種映像的生成和加載；在論文的最后，研究了本平臺在酒店客房控制系統(tǒng)中的實際應(yīng)用方法，設(shè)計其作為樓層機的實現(xiàn)方案，討論了網(wǎng)絡(luò)通信與控制的工作原理，并給出了主要程序的流程圖。
標(biāo)簽： ARM 架構(gòu) 嵌入式 平臺設(shè)計
上傳時間： 2013-06-02
上傳用戶：banyou
汽車導(dǎo)航及定位是在全球衛(wèi)星定位系統(tǒng)(GPS，Global Positioning System)的基礎(chǔ)上發(fā)展起來的一門新型技術(shù)。它是由GPS定位系統(tǒng)、電子地圖、嵌入式系統(tǒng)組成。汽車導(dǎo)航系統(tǒng)接收GPS所傳送的衛(wèi)星信號，得到車輛的即時位置，通過GPS信號處理系統(tǒng)傳送給CPU，再配合嵌入式系統(tǒng)上的電子地圖，將車輛經(jīng)過的軌跡顯示在顯示屏上。本文設(shè)計了一種汽車導(dǎo)航定位系統(tǒng)，以ARM微處理器為核心，移植嵌入式操作系統(tǒng)，在此基礎(chǔ)上繪制電子地圖，顯示車輛運行軌跡。主要研究內(nèi)容如下： 完成了車載導(dǎo)航系統(tǒng)總體方案的分析與設(shè)計。分析了多種嵌入式微處理的性能和應(yīng)用。確定了以S3C44BOX為核心構(gòu)建導(dǎo)航系統(tǒng)硬件平臺的解決方案，并設(shè)計了導(dǎo)航系統(tǒng)的總體框架。 完成了車載導(dǎo)航系統(tǒng)硬件平臺的設(shè)計，包括存儲器系統(tǒng)、通信總線、GPS模塊等接口電路的設(shè)計。根據(jù)高速數(shù)字電路的設(shè)計要求，在雙面板上實現(xiàn)了基于ARM的汽車導(dǎo)航定位系統(tǒng)的PCB布線。編寫了系統(tǒng)初始化代碼，完成了對硬件平臺的調(diào)試工作。 根據(jù)系統(tǒng)的實際情況，選擇了實時多任務(wù)操作系統(tǒng)μC/OS-II和嵌入式圖形用戶界面μC/GUI作為本系統(tǒng)的軟件平臺，完成了兩者在系統(tǒng)硬件平臺上的移植。針對μC/GUI環(huán)境下簡體中文漢字的顯示問題，給出了一種比較完善的解決方案。 介紹了GPS的衛(wèi)星定位原理，以及GPS接收的數(shù)據(jù)格式。在嵌入式圖形用戶界面μC/GUI的基礎(chǔ)上實現(xiàn)車載導(dǎo)航系統(tǒng)LCD上電子地圖的繪制，提出了基于μC/GUI及Maplnfo MIF地圖數(shù)據(jù)格式的電子地圖的設(shè)計與實現(xiàn)方法。實現(xiàn)了矢量電子地圖的顯示、縮放、漫游、圖層管理以及簡單的數(shù)據(jù)查詢導(dǎo)航功能，提出了用邊界檢測算法提高電子地圖漫游時的顯示速度。在此開發(fā)平臺上還實現(xiàn)了GPS定位數(shù)據(jù)的采集、處理，初步完成了定位模塊的部分功能。
上傳時間： 2013-05-22
上傳用戶：bjgaofei
LED照明已確然成為一項主流技術(shù)。該項技術(shù)正日臻成熟，標(biāo)志之一就是大量LED照明標(biāo)準(zhǔn)和規(guī)范的陸續(xù)出臺。嚴格的效率要求已存在相當(dāng)一段時間了，今后仍將不斷提高。但近段時間，LED照明設(shè)計師的工作卻更為棘手了，因為要同時滿足以下兩項要求：既要用針對白熾燈的調(diào)光器來實現(xiàn)調(diào)光控制功能，又要實現(xiàn)高功率因數(shù)性能。
標(biāo)簽： LED 照明應(yīng)用 無閃爍調(diào)光
上傳時間： 2013-05-27
上傳用戶：cknck
作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術(shù)相比，我國在這一領(lǐng)域的研究和開發(fā)工作還相當(dāng)落后，這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進技術(shù)，填補我國在該領(lǐng)域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識產(chǎn)權(quán)的處理器芯片完成了設(shè)計驗證并逐漸進入市場化階段。我國已結(jié)束無“芯”的歷史，并向設(shè)計出更高性能處理器的目標(biāo)邁進。 艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級流水線的設(shè)計，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運算、內(nèi)存管理、流水線控制和cache控制等幾個功能塊，使得我們在設(shè)計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結(jié)構(gòu)的介紹使得對VEGA的設(shè)計有了一個直觀的認識。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個翻譯后援緩沖(TLB)的設(shè)計作為重點給出了流水線處理器設(shè)計的方法。結(jié)束總體設(shè)計并完成仿真后，并不能代表設(shè)計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內(nèi)容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計流程。VEGA的FPGA平臺是一完整的計算機系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對其進行了在線調(diào)試，修正其錯誤。 經(jīng)過模塊設(shè)計到最后的FPGA驗證，VEGA完成了其邏輯設(shè)計，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統(tǒng)，達到了預(yù)計的設(shè)計要求。
標(biāo)簽： MIPS FPGA 微處理器 模塊設(shè)計
上傳時間： 2013-07-07
上傳用戶：標(biāo)點符號
現(xiàn)場可編程門陣列(FPGA)器件是能通過對其進行編程實現(xiàn)具有用戶規(guī)定功能的電路，特別適合集成電路的新品開發(fā)和小批量ASIC電路的生產(chǎn)。近幾年來，F(xiàn)PGA的發(fā)展非常迅速，但目前國內(nèi)廠商所使用的FPGA芯片主要還是從國外進口，這種狀況除了給生產(chǎn)廠家?guī)砗艽蟮某杀緣毫σ酝猓瑫r也影響到國家信息產(chǎn)業(yè)的保密和安全問題，因此在國內(nèi)自主研發(fā)FPGA便成為一種必然的趨勢。 基于上述現(xiàn)實狀況及國內(nèi)市場的巨大需求，中國電子科技集團公司第58研究所近年來對FPGA進行了專項研究，本論文正是作為58所專項的一部分研究工作的總結(jié)。本文深入研究了FPGA的相關(guān)設(shè)計技術(shù)，并進行了實際的FPGA器件設(shè)計，研究工作的重點是在華潤上華(CSMC)0.5μm標(biāo)準(zhǔn)CMOS工藝基礎(chǔ)上進行具有6000有效門的FPGA的電路設(shè)計與仿真。 論文首先闡述了可編程邏輯器件的基本結(jié)構(gòu)，就可編程邏輯器件的發(fā)展過程及其器件分類，對可編程只讀存儲器、現(xiàn)場可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復(fù)雜PLD等的基本結(jié)構(gòu)特點進行了討論。接著討論了FPGA的基本結(jié)構(gòu)與分類及它的編程技術(shù)，另外還闡述了FPGA的集成度和速率等相關(guān)問題。并根據(jù)實際指標(biāo)要求確定本文研究目標(biāo)FPGA的基本結(jié)構(gòu)和它的編程技術(shù)，在華潤上華0.5μm標(biāo)準(zhǔn)CMOS工藝的基礎(chǔ)上，進行一款FPGA芯片的設(shè)計研究工作。進行了可編程邏輯單元的基本結(jié)構(gòu)的設(shè)計，并用CMOS邏輯和NMOS傳輸管邏輯實現(xiàn)了函數(shù)發(fā)生器、快速進位鏈和觸發(fā)器的電路設(shè)計，并對其進行了仿真，達到了預(yù)期的目標(biāo)。
上傳時間： 2013-07-18
上傳用戶：zaizaibang
該文探討了以FPGA(Field Programmable Gates Array)為平臺,使用HDL(Hardware Description Language)語言設(shè)計并實現(xiàn)符合JPEG靜態(tài)圖象壓縮算法基本模式標(biāo)準(zhǔn)的圖象壓縮芯片.在簡要介紹JPEG基本模式標(biāo)準(zhǔn)和FPGA設(shè)計流程的基礎(chǔ)上,針對JPEG基本模式硬件編碼器傳統(tǒng)結(jié)構(gòu)的缺點,提出了一種新的改進結(jié)構(gòu).JPEG基本模式硬件編碼器改進結(jié)構(gòu)的設(shè)計思想、設(shè)計結(jié)構(gòu)和Verilog設(shè)計實現(xiàn)在其后章節(jié)中進行了詳細闡述,并分別給出了改進結(jié)構(gòu)中各個模塊的單獨測試結(jié)果.在該文的測試部分,闡述利用實際圖像作為輸入,從FPGA的輸出得到了正確的壓縮圖像,計算了相應(yīng)的圖像壓縮速度和圖象質(zhì)量指標(biāo),并與軟件壓縮的速度和結(jié)果做了對比,提出了未來的改進建議.
標(biāo)簽： FPGA JPEG 圖像壓縮 芯片設(shè)計
上傳時間： 2013-04-24
上傳用戶：Andy123456
傳統(tǒng)PLC使用時會出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實現(xiàn)控制功能，不論在經(jīng)濟上還是在性能上都具有更大的優(yōu)勢。 本課題在對國內(nèi)外可編程控制器，重點是HardPLC的開發(fā)和應(yīng)用的進展進行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實現(xiàn)控制系統(tǒng)時的一些通用模塊，對每個模塊的工作原理進行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎(chǔ)上進行了仿真、綜合，為進一步研究可編程控制器的現(xiàn)場集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實際應(yīng)用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應(yīng)用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發(fā)具有我國自主知識產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義；對特定系統(tǒng)的控制實現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫，在許多應(yīng)用場合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經(jīng)濟效益；所確定的FPGA芯片配置模式可廣泛應(yīng)用于對FPGA芯片配置數(shù)據(jù)的加載，在實踐生產(chǎn)中具有重要的實用價值。
標(biāo)簽： FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究
上傳時間： 2013-05-30
上傳用戶：dtvboyy
本文提出了一種高速Viterbi譯碼器的FPGA實現(xiàn)方案。這種Viterbi譯碼器的設(shè)計方案既可以制成高性能的單片差錯控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設(shè)計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發(fā)設(shè)計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現(xiàn)了基于FPGA的誤碼測試儀，在FPGA內(nèi)部完成誤碼驗證和誤碼計數(shù)的工作。 與基于軟件實現(xiàn)譯碼過程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現(xiàn)，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現(xiàn)，本文采用了硬件描述語言VHDL來完成設(shè)計。通過對譯碼器的綜合仿真和FPGA實現(xiàn)驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
IEEE802旗下的無線網(wǎng)絡(luò)協(xié)議引領(lǐng)了無線網(wǎng)絡(luò)領(lǐng)域的新革命，其不斷提升的速度優(yōu)勢滿足了人們對于高速無線接入的迫切要求，在這其中，OFDM技術(shù)所起的作用不可小覷。隨著FPGA、信號處理和通信技術(shù)的發(fā)展，OFDM的應(yīng)用得到了長足的進步。在此情況下，以O(shè)FDM技術(shù)為核心實現(xiàn)數(shù)據(jù)傳輸?shù)脑蜋C系統(tǒng)顯得應(yīng)情應(yīng)景而且必要。 本課題在深入理解OFDM技術(shù)的同時，結(jié)合相應(yīng)的EDA工具對系統(tǒng)進行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶傳輸?shù)南到y(tǒng)實現(xiàn)方案。整個設(shè)計采用目前主流的自頂向下的設(shè)計方法，由總體設(shè)計至詳細設(shè)計逐步細化。 在系統(tǒng)功能模塊的FPGA實現(xiàn)過程中，針對XilinxVirtex-Ⅱ芯片對各個模塊進行了詳細設(shè)計，通過采用雙端口RAM、流水、乒乓結(jié)構(gòu)等處理實現(xiàn)高速的同步的信道編碼的功能模塊；通過比較符號定時的不同算法，給出了基于MultiplierlessCorrelator的實現(xiàn)結(jié)構(gòu)并給出了仿真波形圖，驗證了采用該算法后符號定時模塊的資源耗費大大降低而功能卻依然和基于乘法器的符號定時模塊相當(dāng)；通過對Viterbi算法進行簡化，給出了(2，1，6)卷積碼的4比特軟判決Viterbi解碼器的設(shè)計和實現(xiàn)。最后根據(jù)系統(tǒng)所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設(shè)計和PCB設(shè)計。 本文首先以無線局域網(wǎng)和IEEE802無線網(wǎng)絡(luò)家族引出OFDM技術(shù)發(fā)展、研究價值及OFDM的優(yōu)缺點，接下來從OFDM原理入手，簡要說明了OFDM的基本要素以及目前的研究熱點，之后在介紹完IEEE802.11a物理層標(biāo)準(zhǔn)的同時給出了本原型機系統(tǒng)的總體設(shè)計方案，并從硬件語言設(shè)計和FPGA硬件原理設(shè)計兩方面給出了該系統(tǒng)的詳細設(shè)計。 隨著OFDM技術(shù)的普及以及未來通信技術(shù)對OFDM的青睞，相信本論文的工作對OFDM基帶傳輸系統(tǒng)的原型設(shè)計和實現(xiàn)具有一定的參考價值。
標(biāo)簽： 80211a 80211 IEEE FPGA
上傳時間： 2013-07-13
上傳用戶：遠遠ssad
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
