亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

畢業(yè)(yè)論文的相關(guān)(guān)要求

  • 中頻數(shù)字相關(guān)解擴(kuò)器研究與工程實(shí)現(xiàn)

    本文從工程設(shè)計(jì)和應(yīng)用出發(fā),根據(jù)某機(jī)載設(shè)備直接序列擴(kuò)頻(DS-SS)接收機(jī)聲表面波可編程抽頭延遲線(xiàn)(SAW.P.TDL)中頻相關(guān)解擴(kuò)電路的指標(biāo)要求,提出了基于FPGA器件的中頻數(shù)字相關(guān)解擴(kuò)器的替代設(shè)計(jì)方案,通過(guò)理論分析、軟件仿真、數(shù)學(xué)計(jì)算、電路設(shè)計(jì)等方法和手段,研制出了滿(mǎn)足使用環(huán)境要求的工程化的中頻數(shù)字相關(guān)器,經(jīng)過(guò)主要性能參數(shù)的測(cè)試和環(huán)境溫度驗(yàn)證試驗(yàn),并在整機(jī)上進(jìn)行了試驗(yàn)和試用,結(jié)果表明電路性能指標(biāo)達(dá)到了設(shè)計(jì)要求。對(duì)工程應(yīng)用中的部分問(wèn)題進(jìn)行了初步研究和分析,其中較詳細(xì)地分析了SAW卷積器、SAW.P.TDL以及中頻數(shù)字相關(guān)器在BPSK直擴(kuò)信號(hào)相關(guān)解擴(kuò)時(shí)的頻率響應(yīng)特性。 論文的主要工作在于: (1)根據(jù)某機(jī)載設(shè)備擴(kuò)頻接收機(jī)基于SAW.P.TDL的中頻解擴(kuò)電路要求,進(jìn)行理論分析、電路設(shè)計(jì)、軟件編程,研制基于FPGA器件的中頻數(shù)字相關(guān)器,要求可在擴(kuò)頻接收機(jī)中原位替代原SAW相關(guān)解擴(kuò)電路; (2)對(duì)中頻數(shù)字相關(guān)器的主要性能參數(shù)進(jìn)行測(cè)試,進(jìn)行了必要的高低溫等環(huán)境試驗(yàn),確定電路是否達(dá)到設(shè)計(jì)指標(biāo)和是否滿(mǎn)足高低溫等環(huán)境條件要求; (3)將基于FPGA的中頻數(shù)字相關(guān)器裝入擴(kuò)頻接收機(jī),與原SAW.P.TDL中頻解擴(kuò)電路置換,確定與接收機(jī)的電磁兼容性、與中放電路的匹配和適應(yīng)性,測(cè)試整個(gè)擴(kuò)頻接收機(jī)的靈敏度、動(dòng)態(tài)范圍、解碼概率等指標(biāo)是否滿(mǎn)足接收機(jī)模塊技術(shù)規(guī)范要求; (4)將改進(jìn)后的擴(kuò)頻接收機(jī)裝入某機(jī)載設(shè)備,測(cè)試與接收機(jī)相關(guān)的性能參數(shù),整機(jī)進(jìn)行高低溫等主要環(huán)境試驗(yàn),確定電路變化后的整機(jī)設(shè)備各項(xiàng)指標(biāo)是否滿(mǎn)足其技術(shù)規(guī)范要求; (5)通過(guò)對(duì)基于FPGA的中頻數(shù)字相關(guān)器與SAW.P.TDL的主要性能參數(shù)進(jìn)行對(duì)比測(cè)試和分析,特別是電路對(duì)頻率偏移響應(yīng)特性的對(duì)比分析,從而得出初步的結(jié)論。

    標(biāo)簽: 中頻 數(shù)字 工程實(shí)現(xiàn)

    上傳時(shí)間: 2013-06-22

    上傳用戶(hù):徐孺

  • iPhone開(kāi)發(fā)基礎(chǔ)教程

    ·iPhone開(kāi)發(fā)基礎(chǔ)教程(國(guó)內(nèi)第1本,創(chuàng)Amazon銷(xiāo)售奇跡)【原 書(shū) 名】 Beginning iPhone Development: Exploring the iPhone SDK  【原出版社】 Apress  【作  者】(美)Dava Mark;JeffLaMarche [同作者作品] [作譯者介紹]  【譯  者】 漆振;謝巧云;孫文磊[同譯者作品]&n

    標(biāo)簽: iPhone 開(kāi)發(fā)基礎(chǔ) 教程

    上傳時(shí)間: 2013-06-08

    上傳用戶(hù):lwwhust

  • DesignSpark PCB 設(shè)計(jì)工具

    DesignSpark PCB 設(shè)計(jì)系統(tǒng)構(gòu)建于集成設(shè)計(jì)環(huán)境之上,提供從捕獲原理圖到印刷電路板(PCB) 的設(shè)計(jì)和布局所需的全部工具。系統(tǒng)要求:DesignSpark 可在Windows 操作系統(tǒng)下運(yùn)行,但是我們推薦您使用Windows XP。它不可以在Windows 3.1x 或Linux 下運(yùn)行。推薦使用速度超過(guò)1Ghz 的奔騰處理器和至少256Mb 的 RAM。在一年的時(shí)間內(nèi),獲獎(jiǎng)的DesignSpark PCB設(shè)計(jì)工具已經(jīng)有超過(guò)萬(wàn)人下載!平均每日便有100次下載,免費(fèi)且正版,深受工程師喜愛(ài)的強(qiáng)大軟件。

    標(biāo)簽: DesignSpark PCB 設(shè)計(jì)工具

    上傳時(shí)間: 2013-05-28

    上傳用戶(hù):郭靜0516

  • Keil與proteus完美結(jié)合教程

    Keil與proteus完美結(jié)合教程,在一臺(tái)電腦上,完全利用軟件進(jìn)行硬件和軟件結(jié)合的仿真。\r\n想原作者表示敬意!

    標(biāo)簽: proteus Keil 教程

    上傳時(shí)間: 2013-08-07

    上傳用戶(hù):Altman

  • FPGA設(shè)計(jì)全流程

    FPGA設(shè)計(jì)全流程:Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim編譯Xilinx庫(kù)\\r\\n第二章 調(diào)用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro綜合HDL和內(nèi)核\\r\\n第四章 綜合后的項(xiàng)目執(zhí)行\(zhòng)\r\\n第五章 不同類(lèi)型結(jié)構(gòu)的仿真

    標(biāo)簽: FPGA 流程

    上傳時(shí)間: 2013-08-20

    上傳用戶(hù):cuibaigao

  • MIL-STD一1553B是一種集中控制式、時(shí)分指令/響應(yīng)型多路串行數(shù)據(jù)總線(xiàn)標(biāo)

    MIL-STD一1553B是一種集中控制式、時(shí)分指令/響應(yīng)型多路串行數(shù)據(jù)總線(xiàn)標(biāo)\r\n準(zhǔn),具有高可靠性和靈活性,已經(jīng)成為現(xiàn)代航空機(jī)載系統(tǒng)設(shè)備互聯(lián)的最有效的解\r\n決方案,廣泛的應(yīng)用于飛機(jī)、艦船、坦克等武器平臺(tái)上,并且越來(lái)越多的應(yīng)用到\r\n民用領(lǐng)域。完成1553B總線(xiàn)數(shù)據(jù)傳輸功能的關(guān)鍵部件是總線(xiàn)接口芯片11][41。\r\n在對(duì)M幾STD一1553B數(shù)據(jù)總線(xiàn)協(xié)議進(jìn)行研究后,參考國(guó)外一些芯片的功能結(jié)\r\n構(gòu),結(jié)合EDA技術(shù),本論文提出了基于FPGA的1553B總線(xiàn)接口芯片的設(shè)計(jì)方案。\r\n在介紹了總線(xiàn)

    標(biāo)簽: MIL-STD 1553B 集中控制 時(shí)分

    上傳時(shí)間: 2013-08-26

    上傳用戶(hù):manlian

  • 大唐電信FPGA設(shè)計(jì)經(jīng)驗(yàn)-pdf

    大唐電信FPGA設(shè)計(jì)經(jīng)驗(yàn).pdf\r\n對(duì)初涉及FPGA者來(lái)說(shuō),無(wú)疑是很好的指導(dǎo)。\r\n從開(kāi)始就讓別人的經(jīng)驗(yàn)成為自己的習(xí)慣

    標(biāo)簽: FPGA 大唐電信 設(shè)計(jì)經(jīng)驗(yàn)

    上傳時(shí)間: 2013-08-30

    上傳用戶(hù):dyctj

  • 如何高效編寫(xiě)fpga代碼

    這是一本介紹如何高效編寫(xiě)fpga,\r\n用少量的資源完成復(fù)扎的結(jié)構(gòu),\r\n很不錯(cuò),也很詳細(xì),可以說(shuō)很經(jīng)典。

    標(biāo)簽: fpga 編寫(xiě) 代碼

    上傳時(shí)間: 2013-09-01

    上傳用戶(hù):清山綠水

  • CPLD/FPGA數(shù)字系統(tǒng)設(shè)計(jì)電子書(shū)

    CPLD/FPGA是目前誚用最為廣泛的兩種可編程專(zhuān)用集成電路(ASIC),特別適合于產(chǎn)品的樣品開(kāi)發(fā)與小批量生產(chǎn)。本書(shū)從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā),以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景,系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能特點(diǎn)、設(shè)計(jì)方法以及相應(yīng)的EDA工具軟件,重點(diǎn)介紹CPLD/FPGA在數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字通信與數(shù)字信號(hào)處理等領(lǐng)域中的應(yīng)用。\r\n 本書(shū)內(nèi)容新穎、技術(shù)先進(jìn)、由淺入深,既有關(guān)于大規(guī)模可編輯邏輯器件的系統(tǒng)論述,又有豐富的設(shè)計(jì)應(yīng)用實(shí)例。對(duì)于從事各類(lèi)

    標(biāo)簽: CPLD FPGA 數(shù)字系統(tǒng)設(shè)計(jì) 電子書(shū)

    上傳時(shí)間: 2013-09-06

    上傳用戶(hù):Maple

  • Protel 99se 層次設(shè)計(jì)詳細(xì)講解

    Protel 99se 層次設(shè)計(jì)詳細(xì)講解\r\n設(shè)計(jì)復(fù)雜系統(tǒng)的好工具\(yùn)r\n模塊化簡(jiǎn)單明了

    標(biāo)簽: Protel 99 se 層次設(shè)計(jì)

    上傳時(shí)間: 2013-09-11

    上傳用戶(hù):zsjzc

主站蜘蛛池模板: 永清县| 巴青县| 嘉义市| 白玉县| 溧水县| 随州市| 台州市| 齐齐哈尔市| 四子王旗| 涞源县| 益阳市| 淮阳县| 日照市| 泊头市| 长丰县| 来宾市| 大宁县| 开远市| 黄梅县| 九寨沟县| 大姚县| 勃利县| 穆棱市| 天津市| 神池县| 仁寿县| 拉孜县| 锡林郭勒盟| 吉安市| 斗六市| 锡林郭勒盟| 体育| 浦东新区| 天水市| 彰化县| 青冈县| 乌兰浩特市| 枝江市| 正定县| 桑日县| 泾川县|