用vhdl實現簡單cpu的功能,能夠很好的幫助特別是初學者學習vhdl的功能!
標簽： vhdl cpu 初學者
上傳時間： 2013-12-15
上傳用戶：D&L37
實現基本的資料壓縮演算法的參考,以run-length編碼的的演算法機制,所得出的源碼
標簽： run-length 算法
上傳時間： 2015-10-20
上傳用戶：gundamwzc
SDI接口的源程序,包括擾碼編碼,并串轉換,用VHDL硬件描述語言編寫
標簽： VHDL SDI 接口 源程序
上傳時間： 2014-08-24
上傳用戶：gtzj
用VHDL語言實現DDS直接數字頻率合成器的設計，采用正弦RAM表，可實現頻率可控的正弦數字信號，編譯、仿真通過。
標簽： VHDL DDS 語言 數字頻率合成器
上傳時間： 2014-01-04
上傳用戶：蟲蟲蟲蟲蟲蟲
用VHDL編的移位寄存器,具有置位,清零,裝載,方向功能.~
標簽： VHDL 移位寄存器 方向 零
上傳時間： 2013-12-26
上傳用戶：小鵬
用VHDL編的編碼器,具有多種功能,希望呢溫暖感跟大家共享~!
標簽： VHDL 編碼器 家
上傳時間： 2015-10-22
上傳用戶：大三三
用VHDL編寫的一個出租車計費器，起步6元計2公里，此后每半公里計0.8元，停車等待每2.5分計0.8元。通過仿真，但未下載到CPLD測試
標簽： VHDL 編寫 出租車計費器
上傳時間： 2013-12-24
上傳用戶：caixiaoxu26
用VHDL實現的通信滑碼處理，線路為2.3Mbps，通信終端為2Mbps
標簽： VHDL 通信 滑碼
上傳時間： 2015-10-25
上傳用戶：s363994250
用VHDL語言實現數顯時鐘，devid200.vhd為分頻模塊，scan.vhd為LED掃描模塊，timecount.vhd為計數模塊
標簽： VHDL 語言 數顯 時鐘
上傳時間： 2013-12-25
上傳用戶：gtf1207
用vhdl硬件語言設計的16位cpu，上傳的壓縮包既包含源代碼又包含詳細的文檔說明。
標簽： vhdl cpu 硬件語言設計
上傳時間： 2015-10-27
上傳用戶：refent
蟲蟲下載站版權所有 京ICP備2021023401號-1
