用VHDL編寫(xiě)的8250，內(nèi)附波形分析，設(shè)計(jì)思路，以及具體的程序代碼
標(biāo)簽： VHDL 8250 編寫(xiě)
上傳時(shí)間： 2013-12-23
上傳用戶：tb_6877751
用VHDL語(yǔ)言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法
標(biāo)簽： VHDL CPLD FPGA 語(yǔ)言
上傳時(shí)間： 2015-04-27
上傳用戶：fandeshun
用VHDL語(yǔ)言編寫(xiě)的FFT程序，有些參考價(jià)值哦
標(biāo)簽： VHDL FFT 語(yǔ)言 編寫(xiě)
上傳時(shí)間： 2013-12-20
上傳用戶：lifangyuan12
用VHDL語(yǔ)言編寫(xiě)的自動(dòng)售貨機(jī)程序，下載到EDA實(shí)驗(yàn)板上可實(shí)現(xiàn)基本的買貨售貨找零顯示總錢等功能。
標(biāo)簽： VHDL 語(yǔ)言 編寫(xiě) 程序
上傳時(shí)間： 2015-04-30
上傳用戶：181992417
用VHDL編寫(xiě)的數(shù)字時(shí)鐘,可變寬度脈沖產(chǎn)生器
標(biāo)簽： VHDL 編寫(xiě) 數(shù)字時(shí)鐘 可變寬度脈沖
上傳時(shí)間： 2014-12-02
上傳用戶：xaijhqx
用vhdl實(shí)現(xiàn)占空比1：1的通用分頻模塊，非常實(shí)用，歡迎大家下載
標(biāo)簽： vhdl 分頻 模塊
上傳時(shí)間： 2013-12-19
上傳用戶：皇族傳媒
用vhdl實(shí)現(xiàn)一個(gè)fir濾波器 設(shè)計(jì)要求： 1．最小阻帶衰減-30db。 2．帶內(nèi)波動(dòng)小于1db． 3．用MATLIB與MAXPLUS2聯(lián)合設(shè)計(jì)與仿真
標(biāo)簽： MAXPLUS2 MATLIB vhdl fir
上傳用戶：llandlu
寫(xiě)一個(gè)程式將n個(gè)整數(shù)相加, 輸入檔的第一行是一個(gè)整數(shù)n, 接著n行每一行是一個(gè)整數(shù), 你的程式要將這些整數(shù)相加並將結(jié)果輸出, 其中每個(gè)整數(shù)為不超過(guò)50位數(shù)的十進(jìn)位數(shù)字
標(biāo)簽： 程式
上傳時(shí)間： 2015-05-03
上傳用戶：佳期如夢(mèng)
用vhdl編寫(xiě)的基于fpga的數(shù)字頻率計(jì)程序算法
標(biāo)簽： vhdl fpga 編寫(xiě) 數(shù)字頻率計(jì)
上傳用戶：ruixue198909
這個(gè)例子是講述用VHDL實(shí)現(xiàn)布斯算法，應(yīng)該有點(diǎn)用，是我的研究生師哥給我的。
標(biāo)簽： VHDL 算法
上傳用戶：hfmm633
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
