用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼
標(biāo)簽： fft fpga 1024 vhdl
上傳時(shí)間： 2013-08-22
上傳用戶：ukuk
用VHDl設(shè)計(jì)UART的文章，使用QuartusII平臺(tái)
標(biāo)簽： VHDl UART
上傳時(shí)間： 2013-08-24
上傳用戶：sc965382896
用vhdl實(shí)現(xiàn)的除法器
標(biāo)簽： vhdl 除法器
上傳時(shí)間： 2013-08-28
上傳用戶：wd450412225
用vhdl編寫的pci源代碼。花了我2000多元錢買來的，編譯通過！
標(biāo)簽： vhdl 2000 pci 編寫
上傳時(shí)間： 2013-08-29
上傳用戶：brilliantchen
此程序用通過PFGA用VHDL語言實(shí)現(xiàn)了傅立葉變換，希望對大家有用
標(biāo)簽： PFGA VHDL 程序 傅立葉變換
上傳時(shí)間： 2013-08-30
上傳用戶：tonyshao
這是我用vhdl語言，在fpga內(nèi)部做了一個(gè)雙口ram的程序。我的郵箱：wleechina@163.com
標(biāo)簽： vhdl 語言
上傳時(shí)間： 2013-09-02
上傳用戶：jhksyghr
用VHDL語言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
標(biāo)簽： VHDL 語言 編寫 代碼
上傳時(shí)間： 2013-09-05
上傳用戶：龍飛艇
用VHDL語言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法
標(biāo)簽： VHDL CPLD FPGA 語言
上傳用戶：life840315
cpld的入門交流：CPLD的跑馬燈一個(gè)簡易型cpld試驗(yàn)電路用VHDL語言遍的
標(biāo)簽： cpld CPLD VHDL 交流
上傳時(shí)間： 2013-09-06
上傳用戶：blacklee
用VHDL語言在CPLD上實(shí)現(xiàn)串行通信
標(biāo)簽： VHDL CPLD 語言 串行通信
上傳用戶：q3290766
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
