現場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,它結合了微電子技術、電路技術和EDA(Electronics Design Automation)技術。隨著它的廣泛應用和快速發展,使設計電路的規模和集成度不斷提高,同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 隨著數字電子技術的發展,數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。離散傅立葉變換(DFT)作為數字信號處理中的基本運算,發揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運算量減小了幾個數量級,使得數字信號處理的實現變得更加容易。FFT已經成為現代數字信號處理的核心技術之一,因此對FFT算法及其實現方法的研究具有很強的理論和現實意義。 本文主要研究如何利用FPGA實現FFT算法,研制具有自主知識產權的FFT信號處理器。該設計采用高效基-16算法實現了一種4096點FFT復數浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯實現,僅用8個實數乘法器就可實現基-16蝶形單元所需的8次復數乘法運算,在保持處理速度的優勢下,比傳統的基-16算法節省了75%的乘法器邏輯資源。 在重點研究處理器蝶形單元設計的基礎上,本文完成了整個FFT處理器電路的FPGA設計。首先基于對處理器功能和特點的分析,研究了FFT算法的選取和優化,并完成了處理器體系結構的設計;在此基礎上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發環境中實現了處理器各個模塊的RTL設計:隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設計實現。 經過仿真驗證,本文所設計的FFT處理器芯片運行速度達到了100MHz,占用的FPGA門數為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設計要求。
上傳時間: 2013-04-24
上傳用戶:科學怪人
在很多高精度計算場合需要采用浮點運算。過去用門電路進行各種運算通常為定點運算,但其計算精度有限。隨著現場可編程門陣(FPGA)的迅速發展,可以采用FPGA實現浮點運算。 本文首先介紹定點數和浮點數的格式,完成基于FPGA的幾種常用浮點運算器的VHDL設計,包括浮點數與定點數之間的相互轉換,浮點加法器、減法器、乘法器以及除法器。在這些浮點運算單元電路中采用多級流水線技術,并在某些方面優化算法,提高了運算器的性能。在此基礎上討論浮點運算器的應用,通過調用自主開發的浮點乘、加模塊設計浮點FIR濾波器,并將其應用于正交中頻采樣,結果表明浮點運算的正交中頻采樣可以得到更高的鏡頻抑制比。最后應用浮點運算模塊設計浮點FFT處理器,在FPGA中實現高精度的FFT處理。
上傳時間: 2013-05-20
上傳用戶:hechao3225
隨著GPS(Global Positioning System)技術的不斷發展和成熟,其全球性、全天候、低成本等特點使得GPS接收機的用戶數量大幅度增加,應用領域越來越廣。但由于定位過程中各種誤差源的存在,單機定位精度受到影響。目前常從兩個方面考慮減小誤差提高精度:①用高精度相位天線、差分技術等通過提高硬件成本獲取高精度;②針對誤差源用濾波算法從軟件方面實現精度提高。兩種方法中,后者相對于前者在滿足精度要求的前提下節約成本,而且便于系統融合,是應用于GPS定位的系統中更有前景的方法。但由于在系統中實現定位濾波算法需要時間,傳統CPU往往不能滿足實時性的要求,而FPGA以其快速并行計算越來越受到青睞。 本文在FPGA平臺上,根據“先時序后電路”的設計思想,由同步沒計方法以及自頂向下和自下而上的混合設計方法實現系統的總體設計。從GPS-OEM板輸出的定位信息的接收到定位結果的坐標變換,最終到kalman濾波遞推計算減小定位誤差,實現實時、快速、高精度的GPS定位信息采集處理系統,為GPS定位數據的處理方法做了新的嘗試,為基于FPGA的GPS嵌入式系統的開發奠定了基礎。具體工作如下: 基于FPGA設計了GPS定位數據的正確接收和顯示,以及經緯度到平面坐標的投影變換。根掘GPS輸出信息標準和格式,通過串口接收模塊實現串口數掘的接收和經緯度信息提取,并通過LCD實時顯示。在提取信息的同時將數據格式由ASCⅡ碼轉變為十進制整數型,實現利用移位和加法運算達到代替乘法運算的效果,從而減少資源的利用率。在坐標轉換過程中,利用查找表的方法查找轉化時需要的各個參數值,并將該參數先轉為雙精度浮點小數,再進行坐標轉換。根據高斯轉化公式的規律將公式簡化成只涉及加法和乘法運算,以此簡化公式運算量,達到節省資源的目的。 卡爾曼濾波器的實現。首先分析了影響定位精度的各種誤差因素,將各種誤差因素視為一階馬爾科夫過程的總誤差,建立了系統狀態方程、觀測方程和濾波方程,并基于分散濾波的思想進行卡爾曼濾波設計,并通過Matlab進行仿真。結果表明,本文設計的卡爾曼濾波器收斂性好,定位精度高、估計誤差小。在仿真基礎上,實現基于FPGA的卡爾曼濾波計算。在滿足實時性的基礎上,通過IP核、模塊的分時復用和樹狀結構節省資源,實現數據卡爾曼濾波,達到提高數據精度的效果。 設計中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺,采用Verilog HDL硬件描述語言實現,利用Xilinx公司的ISE10.1工具布局布線,一共使用44438個邏輯資源,時鐘頻率達到100MHZ以上,滿足實時性信號處理要求,在保證精度的前提下達到資源最優。Modelsim仿真驗證了該設計的正確性。
上傳時間: 2013-04-24
上傳用戶:二驅蚊器
·內容簡介:以數字信號處理器(DSP)為核心的實時數字信號處理技術正在迅猛發展,各種類型的DSP分別適應了不同領域的應用要求。本書根據當今最新的DSP和外圍器件技術水平,著重介紹了國內外最常用的4種定點和浮點DSP的原理和應用;全面介紹了DSP的結構特點、指令體系、軟件編程、硬件設計和軟硬件調試方法;結合具體實例講述了如何針對不同應用場合,設計DSP的軟硬件。 &n
上傳時間: 2013-04-24
上傳用戶:tyg88888
·歐洲G3的語音壓縮標準GSMAMR的C語言浮點算法的標準源程序
上傳時間: 2013-05-27
上傳用戶:zhouli
將32位的浮點數轉換成十進制,最左邊是高字節
上傳時間: 2013-05-31
上傳用戶:zdluffy
兩個工具:1、16位CRC計算。2、浮點數與十進制互相轉換,輸入浮點,則轉換成十進制,輸入十進制,則轉換為浮點數,請注意,浮點數最左邊為最低字節。
上傳時間: 2013-06-13
上傳用戶:冇尾飛鉈
浮地和接地問題解答合集 信號, 設備, 等電位, 交流電“地”是電子技術中一個很重要的概念。
標簽:
上傳時間: 2013-05-21
上傳用戶:dsgkjgkjg
32位單精度浮點加法器。進行用加法運算,仿真輸出
上傳時間: 2013-04-24
上傳用戶:x4587
用于FPGA的N+0.5分頻代碼,可以用來進行非整數分頻!
上傳時間: 2013-08-06
上傳用戶:weixiao99