采用VERILOG 語(yǔ)言進(jìn)行設(shè)計(jì) 實(shí)現(xiàn)32位浮點(diǎn)數(shù)乘法運(yùn)算 結(jié)果已經(jīng)驗(yàn)證過(guò) 放心使用
標(biāo)簽： VERILOG 語(yǔ)言 浮點(diǎn)數(shù) 乘法運(yùn)算
上傳時(shí)間： 2013-12-27
上傳用戶(hù)：大三三
有限期作業(yè)安排問(wèn)題”描述如下:有n個(gè)任務(wù)J1,J2,...,Jn,每個(gè)任務(wù)Ji都有一個(gè)完成期限di,若任務(wù)Ji在它的期限di內(nèi)完成,則可以獲利Ci(1[i[n) 問(wèn)如何安排使得總的收益最大(假設(shè)完成每一個(gè)任務(wù)所需時(shí)間均為一個(gè)單位時(shí)間).這個(gè)問(wèn)題適合用貪心算法來(lái)解決,貪心算法的出發(fā)點(diǎn)是每一次都選擇利潤(rùn)大的任務(wù)來(lái)完成以期得到最多的收益 但是對(duì)于本問(wèn)題由于每一個(gè)任務(wù)都有一個(gè)完成的期限,因此在任務(wù)安排過(guò)程中除了考慮利潤(rùn)C(jī)i外,還要考慮期限di.
上傳時(shí)間： 2016-06-27
上傳用戶(hù)：s363994250
利用矩陣乘法和二進(jìn)制快速計(jì)算菲波拉契數(shù)列第n項(xiàng)
標(biāo)簽： 矩陣 乘法 二進(jìn)制 數(shù)列
上傳時(shí)間： 2014-01-07
上傳用戶(hù)：edisonfather
該算法可以實(shí)現(xiàn)任意大小的整數(shù)或浮點(diǎn)數(shù)的乘法
標(biāo)簽： 算法 整數(shù) 乘法 浮點(diǎn)數(shù)
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：水口鴻勝電器
能實(shí)現(xiàn)輸入最大值N的乘法表輸出
上傳時(shí)間： 2013-12-01
上傳用戶(hù)：llandlu
8051系列是至今為止最成功的單片機(jī)之一，在FPGA平臺(tái)上研究帶硬件浮點(diǎn)運(yùn)算器的8051是對(duì)其在SoC及專(zhuān)用化的方向上的一次邁進(jìn)。文章首先介紹了8051的基本架構(gòu)，包括硬件模塊、指令系統(tǒng)、內(nèi)存分配以及基本外設(shè)。然后講解了在設(shè)計(jì)8051時(shí)如何劃分模塊，每個(gè)模塊的功能與設(shè)計(jì)，同時(shí)也介紹了如何設(shè)計(jì)流水線(xiàn)來(lái)加速8051的處理速度。對(duì)于浮點(diǎn)運(yùn)算器，文章介紹了IEEE浮點(diǎn)數(shù)的表示方法，包括各種特殊值的表示方法以及作用。在探討浮點(diǎn)運(yùn)算器設(shè)計(jì)的時(shí)候首先是給出了模塊的劃分及其實(shí)現(xiàn)的功能，然后以生動(dòng)的實(shí)例介紹了加減乘除四種浮點(diǎn)運(yùn)算的算法。在介紹完8051與浮點(diǎn)運(yùn)算器設(shè)計(jì)以后，文章介紹了如何將浮點(diǎn)運(yùn)算器集成到8051上，包括硬件上的數(shù)據(jù)線(xiàn)接口和控制線(xiàn)接口，以及軟件中如何運(yùn)用硬件浮點(diǎn)運(yùn)算器。最后文章給出了此設(shè)計(jì)在ModelSim上的仿真結(jié)果以及在CyclonelIFPGA芯片上的驗(yàn)證過(guò)程，可以清楚地看到，與KeilC51軟件庫(kù)的浮點(diǎn)運(yùn)算相比，加法運(yùn)算從186個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期，減法運(yùn)算從200個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期，乘法運(yùn)算從241個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期，而除法則由原來(lái)的¨lO個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期，可見(jiàn)硬件浮點(diǎn)運(yùn)算器使8051在運(yùn)算能力上有了質(zhì)的提高。 筆者也在“Google”和“百度”搜索引擎上，以及“維普數(shù)據(jù)論文網(wǎng)’’上搜索過(guò)，都沒(méi)有發(fā)現(xiàn)有類(lèi)似的設(shè)計(jì)，帶硬件浮點(diǎn)運(yùn)算器的8051可謂是一次創(chuàng)新，希望在實(shí)際應(yīng)用中能有用武之地。
標(biāo)簽： FPGA 8051 硬件 浮點(diǎn)運(yùn)算器
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：13081287919
研究實(shí)現(xiàn)MUSIC算法的DSP＋FPGA、浮點(diǎn)運(yùn)算與定點(diǎn)運(yùn)算混合的硬件設(shè)計(jì)方案。\\r\\n
上傳時(shí)間： 2013-08-08
上傳用戶(hù)：wsq921779565
提出了一種基于BP神經(jīng)網(wǎng)絡(luò)的浮選機(jī)液位穩(wěn)定及液泡厚度的預(yù)測(cè)模型。預(yù)測(cè)模型主要以攪拌槽輸出的礦漿流量，掃選輸入流量，精選尾礦流量等為輸入量，以液泡厚度為輸出量，網(wǎng)絡(luò)隱含層單元個(gè)數(shù)與中心向量采用正交最小二乘法（OLS）。同時(shí)，在此基礎(chǔ)上在通過(guò)Matlab軟件來(lái)分析液泡厚度情況，并給出了預(yù)測(cè)及預(yù)警信息。從仿真的結(jié)果來(lái)看，符合預(yù)期的效果，對(duì)預(yù)防液位變化過(guò)大和保證液位穩(wěn)定具有較大的參考價(jià)值和現(xiàn)實(shí)意義。
標(biāo)簽： 浮選機(jī) 在線(xiàn)檢測(cè) 分 液位
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：haoxiyizhong
一元稀疏多項(xiàng)式計(jì)算器[加法和乘法] 問(wèn)題描述： 設(shè)計(jì)一元系數(shù)多項(xiàng)式計(jì)數(shù)器實(shí)現(xiàn)兩個(gè)多項(xiàng)式間的加法、減法。 基本要求： （1） 輸入并建立多項(xiàng)式 （2） 輸出多項(xiàng)式，輸出形式為整數(shù)序列：n，c1，e1，c2，e2……cn，en，其中n是多項(xiàng)式的項(xiàng)數(shù)，ci，ei分別為第i項(xiàng)的系數(shù)和指數(shù)。序列按指數(shù)降序排列。 （3） 多項(xiàng)式a和b相加，建立多項(xiàng)式a+b，輸出相加的多項(xiàng)式。 （4） 多項(xiàng)式a和b相減，建立多項(xiàng)式a-b，輸出相減的多項(xiàng)式。 用帶表頭結(jié)點(diǎn)的單鏈表存儲(chǔ)多項(xiàng)式。 測(cè)試數(shù)據(jù)： (1) (2x+5x8-3.1x11)+(7-5x8+11x9) (2) (6x-3-x+4.4x2-1.2x9)-(-6x-3+5.4x2+7.8x15) (3) (x+x2+x3)+0 (4) (x+x3)-(-x-x-3)
標(biāo)簽： 多項(xiàng)式 加法 稀疏 乘法
上傳時(shí)間： 2013-12-03
上傳用戶(hù)：561596
大整數(shù)乘法例子代碼 /* 遞歸邊界，如果是1位二進(jìn)制數(shù)與1位二進(jìn)制數(shù)相乘，則可以直接計(jì)算 */ /*累計(jì)做1位二進(jìn)制乘法運(yùn)算的次數(shù)*/ /* return (X*Y) */ /* 計(jì)算n的值 */ /* 把X和Y拆分開(kāi)來(lái)，令X=A*2^(n/2)+B, 左移位運(yùn)算，mod = 1<<(n/2) */ /* 計(jì)算XY=AC*2^n+(AD+CB)*2^(n/2)+BD */ /* 計(jì)算A*C，再向左移n位 */ /* 遞歸計(jì)算A*D */ /* 遞歸計(jì)算C*B */ /* 計(jì)算a21+a22,再向左移n/2位 */ /* 遞歸計(jì)算B*D */ /* XY=a1+a2+a3 */
上傳時(shí)間： 2015-05-19
上傳用戶(hù)：gyq
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
