十六進制單精度浮點數轉十進制數的小工具
標簽： HexSingleToDecimal 十六進制 精度 浮點數
上傳時間： 2013-11-15
上傳用戶：yupw24
電子發燒友網核心提示：Altera公司昨日宣布，在業界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理（DSP）設計。獨立技術分析公司Berkeley設計技術有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發套件上簡單方便的高效實現Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設計流程經過規劃，能夠快速適應可參數賦值接口的設計更改，其工作環境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設計人員比傳統HDL設計更迅速的實現并驗證復數浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP，這些應用包括，雷達、無線基站、工業自動化、儀表和醫療圖像等。
標簽： Altera FPGA DSP 28
上傳時間： 2015-01-01
上傳用戶：sunshie
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
標簽： Xilinx FPGA 409 DSP
上傳時間： 2013-10-21
上傳用戶：huql11633
設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發板上進行了驗證.
標簽： FPGA 精度 浮點數 乘法器設計
上傳時間： 2013-10-13
上傳用戶：yl1140vista
完成矩陣的輸入、輸出。具有相同行數和列數的矩陣間的加法、減法。符合矩陣乘法規則要求的矩陣間的乘法。方陣間的除法，方陣的求逆。矩陣的求轉置矩陣等功能
標簽： 矩陣 乘法 加法 減法
上傳時間： 2015-01-04
上傳用戶：王小奇
求N皇后問題回溯算法
標簽： 回溯算法
上傳時間： 2014-07-13
上傳用戶：yph853211
n皇后
標簽：
上傳時間： 2014-02-18
上傳用戶：lili123
最小二乘法
標簽： 最小二乘法
上傳時間： 2015-01-06
上傳用戶：wfl_yy
N*N的陀螺方陣存入一個二維數
標簽： 陀螺 二維
上傳時間： 2013-12-28
上傳用戶：84425894
上傳時間： 2013-12-27
上傳用戶：zuozuo1215
蟲蟲下載站版權所有 京ICP備2021023401號-1
