隨著電力電子技術的發展,模塊化程度低、缺乏靈活性、設計復雜、標準化程度低等因素日益成為制約其發展的瓶頸。而電力電子結構塊(PEBB)正是為解決以上問題而提出的方法。因此研究利用PEBB來組建功率變換器具有一定的優勢和重要的意義。 本文將電子技術和計算機技術等領域先進的、成熟的集成相關的技術應用于電力電子系統集成中,對電力電子系統集成中的操作系統、分布式控制技術和通信技術進行了研究。 將電力電子系統進行結構劃分,分為PEBB功率部分和通用控制部分。對于功率部分,采用分立元件設計了一個半橋PEBB,包括主電路、保護電路、驅動電路、吸收電路和濾波電路等。在分析和對比了各種通信接口后選擇具有“即插即用”功能的通用串行接口(USB)做為PEBB的數字通信接口。對于通用控制部分,選用具有高性價比的ARM7芯片S3C44B0X做為核心處理單元,輔以相應的外圍電路。采用USB主機控制芯片使其具有類似USB主機的功能,實現與PEBB的通信和方便“即插即用”的管理。在軟件設計上引入實時操作系統UC/OS-Ⅱ,采用多任務系統的形式,滿足電力電子操作系統實時性的要求。然后,用兩個半橋PEBB和一個通用控制器組成了一個單相全橋電壓逆變器,分析和解決PEBB之間的同步等問題。最后給出并分析了實驗結果。 通過上述工作,驗證了PEBB對解決當前電力電子技術系統集成問題的可行性,為后續研究打下基礎。
上傳時間: 2013-07-12
上傳用戶:weddps
本文以EMS(Escort Memory Systems)的RFID 射頻識別讀寫器LRP830 為例,分別介紹了可編程控制器及微機與RFID 射頻識別讀寫器進行串行通訊,從而讀取標識數據的具
上傳時間: 2013-06-12
上傳用戶:fyerd
電液控制作為液壓控制的一個新分支,因為其本身的特點正得到越來越廣泛的應用。電液控制系統的發展對電液控制技術提出了更高的要求,這必將促進電液控制技術的發展。本文在教研室多年電液控制經驗的基礎上,提出開發通用型電液系統數字控制器。 通過對電液控制技術的研究,了解電液系統的一般構成,結合多個具體實例,本文提出數字式電液控制器概念,以ARM微處理器為硬件核心,采用多種智能控制算法解決電液系統閉環控制問題。 數字控制器以PHILIPS公司的32位ARM7微處理器LPC2292為硬件核心,配有高速AD、DA轉換器。硬件設計注重通用性,具有多種輸入、輸出通道,可以采集和輸出多種、多個模擬量信號和數字量信。具有多種通信接口,可以實現近距離監控或者遠距離操控。人機交互通道豐富,具有報警、狀態指示、參數顯示等功能。采用光電隔離、獨立電源、屏蔽外殼等措施保證控制器具有良好的穩定性、可靠性。軟件設計采用UC/OS-II嵌入式操作系統,內部集成多種智能控制算法,保證電液系統閉環控制取得良好的效果。開發模擬試驗系統,可以模擬電液系統現場的各種信號和閉環回路,實現實驗室調試。采用Visual Basic開發上位機軟件,配合控制器完成參數修改、保存,繪制實時監控曲線,控制硬件等功能。 控制器解決了電液系統多樣性難題,客服模擬控制的缺點。研發出模糊自整定PID算法,它成功解決了閉環控制過程中設定信號不斷變化的難題。經過多次現場調試,目前控制器已經成功應用于國內多家企業的輪胎耐久性試驗機和密煉機兩種電液系統,在這兩種系統中成功取代進口國外模擬控制器,并且控制效果好于國外模擬控制器。關鍵詞:電液系統;ARM7;UC/OS-II;模糊自整定
上傳時間: 2013-05-31
上傳用戶:3233
智能控制器是智能斷路器的核心,不僅具有普通脫扣器的各種保護功能,而且還具有實時參數顯示、故障記憶和查詢、自診斷等多項功能。在回顧和總結了智能斷路器的發展歷程后,討論了當前智能斷路器的發展趨勢,提出了基于ARM的斷路器智能控制器的研究。本論文介紹了斷路器智能控制器的設計原理,同時重點闡述了斷路器智能控制器的各項參數測量及保護原理和算法,并進行了具體的硬件和軟件模塊的設計,旨在實現斷路器的智能保護。 本文涉及的斷路器智能控制器,在硬件上以PHILIPS公司的ARM芯片LPC2294為核心處理器,主要進行數據的實時采集處理和斷路器的故障保護。硬件設計采用了標準化模塊設計方法,硬件電路盡可能選擇標準化、模塊化結構的典型電路,以便擴展。其中,液晶選用的是SMG240128A,鍵盤芯片選用的是ZLG7290。軟件的編制采用模塊化編程方法,每一個模塊相對獨立,完成特定功能,便于維護添加新功能。編程工具為ARM公司提供的ADS1.2。為了保證智能控制器各種保護功能的可靠實現,論文中對智能控制器的干擾源進行了分析,從硬件和軟件兩個方面采取了多項設計措施,提高了智能控制器的穩定性和可靠性。實踐證明,論文中構建的斷路器智能控制器結構簡單,易于實現,可以滿足系統需要,因此具有較高的實用價值。
上傳時間: 2013-06-10
上傳用戶:yy307115118
這篇論文在系統分析國內外雷達伺服控制系統研究現狀的基礎上,選定以ARM為內核的基于ARM+FPGA的雷達伺服控制器為研究對象。 首先,根據雷達伺服控制系統功能要求與性能指標,進行系統的硬件設計:選擇基于ARM920T的S3C2410和Altera公司的FPGA芯片EP1C12Q240作為主控芯片,ARM與FPGA的連接形式采用中斷+存儲器的形式;將ARM與FPGA上多余的引腳引出作為將來升級的需要;還畫出ARM+FPGA的雷達伺服控制器的系統圖并制作了PCB板。 其次,選用PID對伺服系統進行控制,模糊神經網絡綜合了模糊控制和神經網絡的優點,并利用模糊神經網絡算法對PID參數進行在線調整。用Matlab7.1進行仿真,其結果表明:該控制算法對系統具有良好的控制效果,性能較常規PID得到較大改善。 最后,根據FPGA在伺服系統主要任務,用VHDL語言和原理圖在FPGA芯片中分別編制實現DAC0832接口控制功能、光電編碼器與脈沖發生電路的程序代碼;并在Quartus II6.0環境下通過仿真,且得到仿真的波形符合系統功能要求。采用C語言編寫在ARM中實現模糊神經網絡PID控制算法的代碼,通過CodeWarrior for ARM的編譯無誤后,生成可執行文件.axf,,調用AXD進行在線仿真調試。仿真結果表明:模糊神經網絡PID算法對伺服系統能夠進行有效控制。 結果表明:ARM作為伺服控制器的內核,其性價比與集成度高:用FPGA芯片實現接口電路使伺服控制器的可靠性高、速度快、可配置及連接方式靈活。因此采用基于ARM+FPGA的雷達伺服控制器,提高了系統的開放性、實時性、可靠性,降低了系統功耗,具有重要的應用價值。
上傳時間: 2013-06-30
上傳用戶:Ruzzcoy
本文對TCN中的MVB技術進行了研究,并在深入了解MVB的通信機制的基礎上,提出了采用FPGA替代MVB控制器專用芯片的解決方法。根據TCN協議,連接在MVB上的設備可以分為5類,其中1類設備可以在不需要CPU的基礎上實現自動通信,最為常用。本設計的目的就是采用FPGA替代MVB1類設備控制器。 文章采用自頂向下的模塊化設計方法,根據MVB1類設備控制器要實現的功能,將設計劃分為3個模塊:發送模塊、接收模塊和MVB1類模式控制模塊。其中發送模塊又劃分為位控制單元、CRC生成單元、FIFO單元和曼徹斯特編碼單元等。接收模塊又劃分為幀起始檢測單元、時鐘恢復單元、幀分界符檢測單元、數據譯碼單元、CRC校驗單元、譯碼控制單元和長度錯誤檢測單元等。MVB1類模式控制模塊又劃分為報文錯誤處理單元、主幀寄存器單元、TM控制單元和主控單元等。上述各模塊的RTL級設計都是采用硬件描述語言Verilog實現的。
上傳時間: 2013-07-21
上傳用戶:dengzb84
如今電力電子電路的控制旨在實現高頻開關的計算機控制,并向著更高頻率、更低損耗和全數字化的方向發展。現場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路,它具有簡潔、經濟、高速度、低功耗等優勢,又具有全集成化、適用性強,便于開發和維護(升級)等顯著優點。與單片機和DSP相比,FPGA的頻率更高、速度更快,這些特點順應了電力電子電路的日趨高頻化和復雜化發展的需要。因此,在越來越多的領域中FPGA得到了日益廣泛的發展和應用。 本文提出了一種采用現場可編程門陣列(FPGA)器件實現數字化通用PWM控制器的方案。該控制器能產生多路PWM脈沖,具有開關頻率可調、各路脈沖間的相位可調、接口簡單、響應速度快、易修改、可現場編程等特點,可應用于PWM的全數字化控制。文中對方案的實現進行了比較詳細的論述,包括A/D采樣控制、PI算法的實現、PWM波形的產生、各模塊的工作原理等。 本文還提出一種新型ZCT-PWMBoost變換器,詳細的分析了該變換器的工作過程,并采用基于FPGA的數字化通用PWM控制器對這種軟開關Boost變換器進行控制,給出了比較完滿的實驗結果。實驗結果驗證了該控制器以及該ZCTBoost變換器的可行性和有效性,
上傳時間: 2013-07-10
上傳用戶:x4587
本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器,也可以集成到大規模ASIC通信芯片中,作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法,與基二算法相比,其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在,本文在加一比一選模塊中采用了全并行結構的設計方法,這種方法雖然增加了硬件的使用面積,卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法,與寄存器交換法相比,回溯算法更適用于FPGA開發設計。為了提高譯碼性能,減小譯碼差錯,本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀,在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同,FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現,這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現,本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間: 2013-04-24
上傳用戶:181992417
數字信息在有噪聲的信道中傳輸時,受到噪聲的影響,誤碼總是不可避免的。根據香農信息理論,只要使Es/N0足夠大,就可以達到任意小的誤碼率。采用差錯控制編碼,即信道編碼技術,可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同,信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小,實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛,被ITU選入第三代移動通信系統,作為包括WCDMA,CDMA2000和TD-SCDMA在內的信道編碼的標準方案。 本文研究了CDMA2000業務通道中的幀結構,對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析,并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處:(1)采用通用碼表結構,支持可變碼率;幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想,利用四個ACS模塊并行運行,加快數據處理速度;在ACS模塊中,將路徑度量值存貯器的存儲結構進行優化,防止數據讀寫的阻塞,縮短存儲器讀寫時間,使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出,提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力,可以運行于40MHZ系統時鐘下,內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性,可以方便地應用于CDMA2000移動通信系統。
上傳時間: 2013-06-24
上傳用戶:lingduhanya
軟開關技術是電力電子裝置向高頻化、高功率密度化發展的關鍵技術,已成為現代電力電子技術研究的熱點之一。微處理器的出現促進了電力電子變換器的控制技術從傳統的模擬控制轉向數字控制,數字控制技術可使控制電路大為簡化,并能提高系統的抗干擾能力、控制靈活性、通用性以及智能化程度。本文提出了一種利用耦合輸出電感的新型次級箝位ZVZCS PWM DC/DC變換器,其反饋控制采用數字化方式。 論文分析了該新型變換器的工作原理,推導了變換器各種狀態時的參數計算方程;設計了以ARW芯片LPC2210為核心的數字化反饋控制系統,通過軟件設計實現了PWM移相控制信號的輸出;運用Pspice9.2軟件成功地對變換器進行了仿真,分析了各參數對變換器性能的影響,并得出了變換器的優化設計參數;最后研制出基于該新型拓撲和數字化控制策略的1千瓦移相控制零電壓零電流軟開關電源,給出了其主電路、控制電路、驅動電路、保護電路及高頻變壓器等的設計過程,并在實驗樣機上測量出了實際運行時的波形。 理論分析與實驗結果表明:該變換器拓撲能實現超前橋臂的零電壓開關,滯后橋臂的零電流開關;采用ARM微控制器進行數字控制,較傳統的純模擬控制實時反應速度更快、電源穩壓性能更好、外圍電路更簡單、設計更靈活等,為實現智能化數字電源創造了基礎,具有廣泛的應用前景和巨大的經濟價值。
上傳時間: 2013-08-03
上傳用戶:cc1