智能繡花機是當代最先進的繡花機械，廣泛應用于刺繡行業，國產繡花機著重于中低端產品的開發，而隨著電子、計算機技術的快速發展，用戶對高性能繡花機的需求日益增大。本文在詳細分析智能繡花機工作原理的基礎上，結合智能繡花機的功能需求與當前嵌入式領域的最新技術，設計了一種基于ARM和DSP為處理器的控制系統解決方案，主要研究工作和成果如下： (1)制定了系統總體方案和具體實驗方案，設計了信息處理和機電控制分離的結構。 (2)研制了基于S3C2410X為核心的主控制模塊，設計了用于外圍擴展的FLASH、SDRAM、USB數據存儲、以太網通信、UART接口、LCD觸摸屏顯示器等硬件電路。 (3)研制了基于TMS320LF2407A為核心的機電控制模塊，設計了繡框電機和主軸電機等硬件控制模塊。 (4)設計了基于CY7C027的雙口RAM通信模塊，實現ARM和DSP之間的高速數據通信。 (5)采用虛擬機技術建立了ARM的Linux交叉編譯環境和DSP的CCS共存的系統開發環境，節約了使用資源。 (6)研究了DST繡花花樣文件存儲格式以及解碼方法，采用MiniGUI編程實現了一個友好的圖形用戶界面，簡要介紹SVPWM技術的DSP實現。
上傳時間： 2013-06-24
上傳用戶：xg262122
地鐵信號設備中輸入輸出設備是信號邏輯和現場設備之間的接口，有著四高（高安全，高可靠，高可維護，高可用）要求，目前信號系統廠家的傳統做法是整個信號系統產品由一家公司來完成，可是隨著技算機技術的快速發展，邏輯部份目前已可以采用通用COTS產品，而輸入輸出部分還是需要各個信號廠家自己設計和生產，因此設計出一款通用型的輸入輸出控制器已成地鐵行業的發展方向。 為了滿足以上要求，本文從實際應用角度出發，使信號系統的產品更加的開放透明，設計出基于ARM的地鐵用安全型的智能I/O，從而使信號系統設計可以方便地和現場信號設備接口。 在硬件上采用冗余設計，以ARM為主處理器，整個系統無單點硬件故障，采集部分采用動態異或輸入設計，驅動部分采用安全驅動設計。 基于ARM的地鐵用安全智能I/O嚴格遵循歐洲鐵路信號產品的標準，使系統的安全性，可靠性，可用性和可維護性有了充分的保障。 本文主要介紹了地鐵用安全型智能I/O控制器的設計和實現，包括設計思想，具體實施，硬件和軟件的設計等。
上傳時間： 2013-06-12
上傳用戶：ljthhhhhh123
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
·摘 要:在借鑒傳統PID控制應用工業現場基礎上，引進模糊規則的調用方式。根據偏差絕對值和偏差變化率絕對值的改變，在線調節PID參數，最后進行MATLAB仿真，經過比較傳統PID控制與模糊PID動態性能的差異，驗證模糊PID動態性能得到明顯的改善。并就工業現場應用的前景及可行性進行研討。[著者文摘]
上傳時間： 2013-07-01
上傳用戶：yd19890720
首先，針對機載光電跟蹤控制系統的特點，建立了被控對象的模型。接著，對機載光電跟蹤系統模糊PID控制器的設計進行了詳細介紹。最后，利用經典PID控制、模糊控制、模糊PID控制3種算法對機載光電穩定跟蹤系統進行仿真比較。仿真結果表明模糊PID控制算法較之前兩種算法具有響應快、超調量小、抗干擾能力強、穩態性能好等優點，對機載光電跟蹤系統具有較好的控制能力。
上傳時間： 2013-10-27
上傳用戶：er1219
數字PID控制算法是將模擬PID離散化得到，各參數有著明顯的物理意義，調整方便，所以PID控制器很受工程技術人員的喜愛。
上傳時間： 2013-10-15
上傳用戶：nairui21
PID控制器由比例單元(P)、積分單元(I)和微分單元(D)組成。其輸入e (t)與輸出u (t)的關系為 u(t)=kp[e(t)+1/TI∫e(t)dt+TD*de(t)/dt] 式中積分的上下限分別是0和t 因此它的傳遞函數為：G(s)=U(s)/E(s)=kp[1+1/(TI*s)+TD*s] 其中kp為比例系數; TI為積分時間常數; TD為微分時間常數.
上傳時間： 2013-11-04
上傳用戶：jiiszha
PID(比例-積分-微分)控制器作為最早實用化的控制器已有70多年歷史，現在仍然是應用最廣泛的工業控制器。PID控制器簡單易懂，使用中不需精確的系統模型等先決條件，因而成為應用最為廣泛的控制器。
上傳時間： 2013-11-24
上傳用戶：haohao
在過程控制中，按偏差的比例（P）、積分（I）和微分（D）進行控制的PID控制器（亦稱PID調節器）是應用最為廣泛的一種自動控制器。
上傳時間： 2013-10-31
上傳用戶：zycidjl
為提高靜變電源輸出電壓的質量，研究了一種自整定模糊PID控制方法。該方法將模糊控制優良的動態性能、靈活的控制特性和PID穩態控制性能的優勢相結合，實時地對系統控制量進行調整。在Matlab/Simulink環境下，對于模糊PID和常規PID在靜變電源控制中的應用分別進行了仿真。仿真結果表明，模糊PID控制器減少了超調量，抗干擾性和魯棒性強，系統的動態、穩態性能得到了很大程度的提高。
上傳時間： 2014-12-24
上傳用戶：togetsomething
