電液控制作為液壓控制的一個新分支，因為其本身的特點正得到越來越廣泛的應用。電液控制系統的發展對電液控制技術提出了更高的要求，這必將促進電液控制技術的發展。本文在教研室多年電液控制經驗的基礎上，提出開發通用型電液系統數字控制器。 通過對電液控制技術的研究，了解電液系統的一般構成，結合多個具體實例，本文提出數字式電液控制器概念，以ARM微處理器為硬件核心，采用多種智能控制算法解決電液系統閉環控制問題。 數字控制器以PHILIPS公司的32位ARM7微處理器LPC2292為硬件核心，配有高速AD、DA轉換器。硬件設計注重通用性，具有多種輸入、輸出通道，可以采集和輸出多種、多個模擬量信號和數字量信。具有多種通信接口，可以實現近距離監控或者遠距離操控。人機交互通道豐富，具有報警、狀態指示、參數顯示等功能。采用光電隔離、獨立電源、屏蔽外殼等措施保證控制器具有良好的穩定性、可靠性。軟件設計采用UC/OS-II嵌入式操作系統，內部集成多種智能控制算法，保證電液系統閉環控制取得良好的效果。開發模擬試驗系統，可以模擬電液系統現場的各種信號和閉環回路，實現實驗室調試。采用Visual Basic開發上位機軟件，配合控制器完成參數修改、保存，繪制實時監控曲線，控制硬件等功能。 控制器解決了電液系統多樣性難題，客服模擬控制的缺點。研發出模糊自整定PID算法，它成功解決了閉環控制過程中設定信號不斷變化的難題。經過多次現場調試，目前控制器已經成功應用于國內多家企業的輪胎耐久性試驗機和密煉機兩種電液系統，在這兩種系統中成功取代進口國外模擬控制器，并且控制效果好于國外模擬控制器。關鍵詞：電液系統；ARM7；UC/OS-II；模糊自整定
上傳時間： 2013-05-31
上傳用戶：3233
現代噴氣織機以其高速、高性能等優勢，占據了無梭織機的大部分市場，并成為最有發展前景的一種織機。送經、卷取機構是織機控制系統的重要組成部分，其對經紗張力的控制精度已成為評定織機質量的重要技術指標。因此，提高和改善噴氣織機的電子送經和卷取控制系統的性能非常必要，而且，開發具有高速、高精度的獨立電子送經和卷取控制模塊具有廣闊的應用前景。 本課題研究開發了一款獨立的電子送經和卷取控制模塊，通過人機界面或CAN通訊對該控制系統所需參數進行設置，使其可以根據參數設置應用于不同型號的噴氣織機。通過對系統的控制分析，本課題主要從硬件電路設計、軟件控制及張力控制算法三個方面進行研究。 首先，通過對噴氣織機的性能要求及控制器結構與性能的綜合考慮，系統采用以高速ARM7TDMI為內核的低功耗微處理器LPC2294作為系統控制器，該控制器不僅速度快、性能穩定，而且其豐富的外圍模塊大大簡化了硬件電路的設計。硬件電路設計采用模塊化設計方法，主要功能模塊包括嵌入式最小系統模塊、主軸編碼器采集模塊、張力采集模塊、電機控制模塊、通訊模塊、人機界面模塊、輸入輸出信號模塊等。根據系統需要，對各個模塊的控制器件進行選取，并設計出各個模塊的接口電路。最后，為了提高系統的穩定性和可靠性，在硬件電路設計中采取了隔離、去耦等硬件抗干擾措施。 在軟件設計方面，系統采用嵌入式實時操作系統μC/OS-II，便于系統升級和維護。在系統硬件平臺的基礎上，根據設計要求對操作系統內核進行剪裁和移植，并對系統時鐘節拍進行修改。結合硬件電路及系統控制要求，對系統啟動代碼進行修改；并根據系統對各個功能模塊控制的時效性要求，對系統任務進行合理規劃。為了說明系統采用該RTOS的可行性，對實時性要求最高的張力采集任務進行了實時性分析。對CAN通訊協議進行制定和編程實現，并對I2C、CAN和LCD驅動程序進行開發，另外，對每個任務的功能及控制流程和任務間及任務與中斷間的信息通訊進行了說明。系統在軟件方面也采用了一定的抗干擾技術，對硬件抗干擾進行補充。 最后，針對經紗張力的非線性和滯后性等復雜特性，對張力調節采用模糊參數自整定PID控制算法，設計出張力模糊參數自整定PID控制器。并在Matlab及Simulink工具下，對PID控制器下的張力算法及模糊參數自整定PID控制器下的張力算法進行仿真研究。而且對張力模糊PID控制算法在LPC2294中的實現進行了說明。關鍵詞：ARM； μC/OS-II；噴氣織機；送經卷??；模糊PID
上傳時間： 2013-06-11
上傳用戶：ivan-mtk
近年來提出的光突發交換OBS(Optical．Burst Switching)技術，結合了光路交換(OCS)與光分組交換(OPS)的優點，有效支持高突發、高速率的多種業務，成為目前研究的熱點和前沿。 本論文圍繞國家“863”計劃資助課題“光突發交換關鍵技術和試驗系統”，主要涉及兩個方面：LOBS邊緣節點核心板和光板FPGA的實現方案，重點關注于邊緣節點核心板突發包組裝算法。 本文第一章首先介紹LOBS網絡的背景、架構，分析了LOBS網絡的關鍵技術，然后介紹了本論文后續章節研究的主要內容。 第二章介紹了LOBS邊緣節點的總體結構，主要由核心板和光板組成。核心板包括千兆以太網物理層接入芯片，突發包組裝FPGA，突發包調度FPGA，SDRAM以及背板驅動芯片($2064)等硬件模塊。光板包括$2064，發射FPGA，接收FPGA，光發射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節點FPGA的具體實現方法，分為核心板突發包組裝FPGA和光板FPGA兩部分。核心板FPGA對數據和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態表維護的靈活性。在讀寫SDRAM時都采用整頁突發讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發射和接收兩個方向，主要是將進入FPGA的數據進行同步后按照指定的格式發送。 第四章總結了論文的主要內容，并對LOBS技術進行展望。本論文組幀算法采用動態組裝參數表的方法，可以充分支持各種擴展，包括自適應動態組裝算法。
上傳時間： 2013-05-26
上傳用戶：AbuGe
數字PID的基本類型及其改進型，參數整定方法。
上傳時間： 2013-04-24
上傳用戶：axxsa
隨著微電子技術和電力電子技術的飛速發展，運動控制系統正朝著通用化、智能化、微型化的方向發展。目前，以數字信號處理器（DSP）和現場可編程門陣列（FPGA）為核心的運動控制卡已成為運動控制器的發展主流。它可方便地以插卡形式嵌入PC機，將PC機強大的信息處理能力和開放式特點與運動控制卡的運動控制能力相結合，具有信息處理能力強、開放程度高、運動控制方便、通用性好的特點。因此，本文通過對運動控制技術的深入研究，開發了一款以DSP和FPGA為主控單元、基于PCI總線的運動控制卡。 首先，設計了運動控制卡硬件電路，對控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號采集電路、通用I/O接口電路等實現方法進行了詳細討論。 為提高控制卡的硬件集成度和可靠性，通過對FPGA的編程設計，在FPGA中實現了PCI總線目標設備接口控制器、雙端口RAM、DDA精插補電路、DAC接口電路、編碼器信號處理電路和數字I/O信號處理電路。 基于改進的數字PID控制器和前饋控制，設計開發了運動控制卡的位置閉環伺服控制器，并整定了控制器參數，獲得良好的伺服控制特性。 最后，采用WinDriver開發了控制卡的驅動程序，并詳細介紹了驅動程序的開發流程。
上傳時間： 2013-08-01
上傳用戶：00.00
高端濕熱環境試驗箱的溫濕度控制器有著如下特點：①、人機接口模塊大多采用彩色液晶屏和觸摸屏；②、控制器存儲容量大，可存儲大量溫濕度數據；⑧、溫濕度數據測量精度高；④、溫濕度控制精度高，具有自調整能力，可根據試驗條件的變化調節控制器內部參數。⑤、輔助功能多，如RS232串口通訊、USB通訊、以太網通訊等，方便和PC機的連接。此種類型的溫濕度控制器國內生產較少。 本文在綜述國內溫濕度控制技術的基礎上，提出了基于ARM9芯片的高性能溫濕度控制的設計方法。本文主要針對以下幾個方面進行了研究：研究試驗箱內熱力學過程并建立溫濕度控制系統的簡化數學模型；分析溫濕度控制箱的控制方法，選擇合理的溫濕度測量方案，提出了減少誤差的方法；分析溫濕度控制器的功能需求，完成了基于ARM的溫濕度控制器的硬件設計和調試；選擇了溫濕度控制系統的控制算法，并在設計的硬件平臺上實現；最后對控制效果進行了試驗分析。 本論文各章節主要內容概述如下： 第1章綜述了濕熱環境試驗設備技術和嵌入式系統技術進展，提出了課題的研究內容、難點和創新點。 第2章分析了濕熱環境試驗箱溫濕度控制的控制算法，分析了被控空氣的熱力學過程，得出簡化數學模型。 第3章對溫度、濕度測量系統及其誤差消除方法進行分析，提出基于AD7711的高精度溫濕度測量方案。 第4章分析溫濕度控制器的需求，完成溫濕度控制器硬件平臺的設計。 第5章研究溫濕度控制系統的控制算法，在硬件平臺上實現PID繼電自整定算法。 第6章對溫濕度控制的實際控制效果進行試驗分析。 第7章總結與展望。
上傳時間： 2013-04-24
上傳用戶：bjgaofei
H.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 本文以實現D1格式的H.264/AVC實時編碼器為目標，作者負責系統架構設計，軟硬件劃分以及部分模塊的硬件算法設計與實現。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估，算法特點的分析，同時考慮到編碼器系統的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統架構。DSP充當核心處理器，而FPGA作為協處理器，針對編碼器中最復雜耗時的模塊一運動估計模塊，設計相應的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預測，可以改善運動補償精度，提高圖像質量和編碼效率，但同時也大大增加了編碼器的復雜度，因此需要設計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中，將多處理器技術和流水線技術相結合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結構以提供高數據吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環境下建立測試平臺，完成了對整個設計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優化，從而使工作頻率最終達到134MHz，分析數據表明該模塊能夠滿足編碼器的實時性要求。
上傳時間： 2013-07-24
上傳用戶：sn2080395
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-07-15
上傳用戶：lanwei
基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題，如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發技術，實現智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。 首先分析FPGA的內部結構特點，總結FPGA設計技術及開發流程，指出實現結構優化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現布局布線，最后生成FPGA的編程文件。根據控制系統的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩定控制要求，為降低FPGA實現PID控制器的設計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
本文對基于FPGA的遠程視頻傳輸系統進行了研究。主要內容如下： (1)在系統發送端將數據采集等邏輯控制和圖像壓縮集成在一片FPGA上，此方案減小了系統體積，提高了系統的集成度。 (2)系統圖像壓縮部分基于FPGA的二維小波變換的設計與實現，選用5/3整數提升小波，提升過程采用折疊結構可以節省系統的資源。采用FPGA實現小波變換與使用DSP處理器的“DSP+ASIC”方案相比，具有速度快，數據寬度可任意設置的特點，并且VHDL語言具有可移植性的特點，具有更強的通用性。 (3)數據采集時采用乒乓操作存儲輪流向兩片外部存儲器存、取采集的圖像數據，能夠保證圖像整幀采集和穩定連續的數據壓縮和數據傳輸，節約緩存空間，提高了速度，優于單存儲器的方法。
上傳時間： 2013-06-01
上傳用戶：superhand
