如同今天的許多通用單片機(MCU)已經(jīng)把USB、CAN和以太網(wǎng)作為標準外設集成在芯片內(nèi)部一樣，越來越多的無線網(wǎng)絡芯片和無線網(wǎng)絡解決方案也在向集成SoC 方向發(fā)展，比如第一代產(chǎn)品，Nordic公司nRF905，Chipcon公司cc1010 他們集成了8051兼容的單片機.這些無線單片機適合一般的點對點和點對多點的私有網(wǎng)絡應用，如單一產(chǎn)品的遙控器和抄表裝置等。無線通訊技術給智能裝置的互連互通提供了便捷的途徑，工業(yè)無線網(wǎng)絡作為面向工業(yè)和家庭自動化的網(wǎng)絡技術也正在向著智能，標準和節(jié)能方向發(fā)展。 目前在工業(yè)控制和消費電子領域使用的無線網(wǎng)絡技術有ZigBee、無線局域網(wǎng)(Wi-Fi)、藍牙(Blutooth)、GPRS通用分組無線業(yè)務、 ISM、IrDA等， 未來還能有3G、超寬頻(UWB)、無線USB、Wimax等。 當然還有大量的私有和專用無線網(wǎng)絡在工業(yè)控制和消費電子裝置中使用，其中ZigBee、GPRS是在目前在國內(nèi)工業(yè)控制中討論和使用比較多的兩種，藍牙和無線局域網(wǎng)是在消費電子產(chǎn)品如手機、耳機、打印機、照相機和家庭中小企業(yè)網(wǎng)絡中廣泛使用的無線協(xié)議(個別工業(yè)產(chǎn)品也有應用，如無線視頻監(jiān)控和汽車音響系統(tǒng))，當然私有無線網(wǎng)絡技術和產(chǎn)品在工業(yè)也有很多的應用。 ZigBee是一個低功耗、短距離和低速的無線網(wǎng)絡技術，工作在2.4GHz國際免執(zhí)照的頻率，在IEEE標準上它和無線局域網(wǎng)、藍牙同屬802家族中的無線個人區(qū)域網(wǎng)絡， ZigBee是有兩部分組成，物理和鏈路層符合IEEE802.15.4， 網(wǎng)絡和應用層符合ZigBee聯(lián)盟的規(guī)范。ZigBee聯(lián)盟是在2002年成立的非盈利組織，有包括TI、霍尼威爾、華為在內(nèi)兩百多家成員， ZigBee聯(lián)盟致力推廣兼容802.15.4和ZigBee協(xié)議的平臺， 制定網(wǎng)絡層和應用架構的公共規(guī)范，希望在樓宇自動化、居家控制、家用電器、工業(yè)自動控制和電腦外設等多方面普及ZigBee標準。 GPRS是在現(xiàn)有的GSM 網(wǎng)絡發(fā)展出來的分組數(shù)據(jù)承載業(yè)務，它工作在標準的GSM頻率，由于是一個分組交換系統(tǒng)，它適合工業(yè)上的突發(fā)，少量的數(shù)據(jù)傳輸，還因為GSM網(wǎng)絡覆蓋廣泛，永遠在線的特點，GPRS特點適合工業(yè)控制中的遠程監(jiān)控和測量系統(tǒng)。在工業(yè)控制應用中GPRS 芯片一般是以無線數(shù)傳模塊形式出現(xiàn)的，它通過RS232全雙工接口和單片機連接，軟件上這些模塊都內(nèi)置了GPRS，PPP和TCP/IP協(xié)議，單片機側(cè)通過AT指令集向模塊發(fā)出測試，連接和數(shù)據(jù)收發(fā)指令，GPRS模塊通過中國移動cmnet進入互聯(lián)網(wǎng)和其他終端或者服務器通訊。目前市場常見的模塊有西門子G24TC45、TC35i，飛思卡爾G24，索愛GR47/48， 還有Wavecom 的集成了ARM9核的GPRS SoC模塊WMP50/100。GPRS模塊有區(qū)分自帶TCP/IP協(xié)議和不帶協(xié)議兩種，一般來講，如果是單片機側(cè)有嵌入式操作系統(tǒng)和TCP/IP協(xié)議支持的話或者應用的要求只是收發(fā)短信和語音功能的話，可以選擇不帶協(xié)議的模塊。 先進的SoC技術正在無線應用領域發(fā)揮重要的作用。德州儀器收購了Chipcon公司以后發(fā)布的CC2430 是市場上首款SoC的ZigBee單片機， 見圖1，它把協(xié)議棧z-stack集成在芯片內(nèi)部的閃存里面， 具有穩(wěn)定可靠的CC2420收發(fā)器，增強性的8051內(nèi)核，8KRAM，外設有I/O 口，ADC，SPI，UART 和AES128 安全協(xié)處理器，三個版本分別是32/64/128K的閃存，以128K為例，扣除基本z-stack協(xié)議還有3/4的空間留給應用代碼，即使完整的ZigBee協(xié)議，還有近1/2的空間留給應用代碼，這樣的無線單片機除了處理通訊協(xié)議外，還可以完成一些監(jiān)控和顯示任務。這樣無線單片機都支持通過SPI或者UART與通用單片機或者嵌入式CPU結合。 2008年4月發(fā)表CC2480新一代單片ZibBee認證處理器就展示出和TI MSP430 通用的低功耗單片機結合的例子。圖1 CC2430應用電路 工業(yè)控制領域的另一個芯片巨頭——飛思卡爾的單片ZigBee處理器MC1321X的方案也非常類似，集成了HC08單片機核心， 16/32/64K 閃存，外設有GPIO， I2C和ADC， 軟件是Beestack 協(xié)議，只是最多4K RAM 對于更多的任務顯得小了些。但是憑借32位單片機Coldfire和系統(tǒng)軟件方面經(jīng)驗和優(yōu)勢， 飛思卡爾在滿足用戶應用的彈性需求方面作的更有特色，它率先能夠提供從低-中-高各個層面的解決方案，見圖2。
標簽： 單片機 工業(yè)無線網(wǎng)絡
上傳時間： 2013-11-02
上傳用戶：momofiona
這是一本關于Intel 80C51 以及廣大的51 系列單片機的書這本書介紹給讀者一些新的技術使你的8051 工程和開發(fā)過程變得簡單請注意這本書的目的可不是教你各種8051 嵌入式系統(tǒng)的解決方法為使問題討論更加清晰在適當?shù)牡胤浇o出了程序代碼我們以討論項目的方法來說明每章碰到的問題所有的代碼都可在附帶的光盤上找到你必須熟系C 和8051 匯編因為本書不是一本C 和匯編的指導書你可以買到不少關于ANSI C 的書最佳選擇當然是Intel的數(shù)據(jù)書可從你的芯片供應商處免費索取和隨編譯工具附送的手冊附送光盤中有我為這本書編寫和收集的程序這些程序已經(jīng)通過測試這并不意味著你可以隨時把這些程序加到你的應用系統(tǒng)或工程中有些地方必須首先經(jīng)過修改才能結合到你的程序中這本書將教你充分使用你的工具如果你只有8051 的匯編程序你也可以學習該書和使用這些例子但是你必須把C 語言的程序裝入你的匯編程序中這對懂得C 語言和8051匯編程序指令的人來說并不是一件困難的事如果你有C 編譯器的話那恭喜你使用C 語言進行開發(fā)是一個好的決定你會發(fā)現(xiàn)使用C 進行開發(fā)將使你的工程開發(fā)和維護的時間大大減少如果你已經(jīng)擁有Keil C51 那你已經(jīng)選擇了一個非常好的開發(fā)工具我發(fā)現(xiàn)Keil 軟件包能夠提供最好的支持本書支持Keil C 的擴展如果你有其它的開發(fā)工具像Archimedes 和Avocet 這本書也能很好地為你服務但你必須根據(jù)你所用的開發(fā)工具改變一些Keil 的特殊指令在書的一些地方有硬件圖實例程序在這些硬件上運行這些圖繪制地不是很詳細主要是方框圖但足以使讀者明白軟件和硬件之間的接口讀者應該把這本書看成工具書而不是用來學習各種系統(tǒng)設計通過本書你可以了解給定一定的硬件和軟件設計之后8051 的各種性能希望你能從本書中獲取靈感并有助于你的設計使你豁然開朗當然我希望你也能夠從本書中學到有用的知識使之能夠提升你的設計 8051 系列微處理器基于簡化的嵌入式控制系統(tǒng)結構被廣泛應用于從軍事到自動控制再到PC 機上的鍵盤上的各種應用系統(tǒng)上僅次于Motorola 68HC11 在 8 位微控制器市場上的銷量很多制造商都可提供8051 系列單片機像Intel Philips Siemens 等這些制造商給51 系列單片機加入了大量的性能和外部功能像I2C 總線接口模擬量到數(shù)字量的轉(zhuǎn)換看門狗PWM 輸出等不少芯片的工作頻率達到40M 工作電壓下降到1.5V 基于一個內(nèi)核的這些功能使得8051 單片機很適合作為廠家產(chǎn)品的基本構架它能夠運行各種程序而且開發(fā)者只需要學習這一個平臺8051 系列的基本結構如下1 一個8 位算術邏輯單元2 32 個I/O 口4 組8 位端口可單獨尋址3 兩個16 位定時計數(shù)器4 全雙工串行通信5 6 個中斷源兩個中斷優(yōu)先級6 128 字節(jié)內(nèi)置RAM7 獨立的64K 字節(jié)可尋址數(shù)據(jù)和代碼區(qū)每個8051 處理周期包括12 個振蕩周期每12 個振蕩周期用來完成一項操作如取指令和計算指令執(zhí)行時間可把時鐘頻率除以12 取倒數(shù)然后指令執(zhí)行所須的周期數(shù)因此如果你的系統(tǒng)時鐘是11.059MHz 除以12 后就得到了每秒執(zhí)行的指令個數(shù)為921583條指令取倒數(shù)將得到每條指令所須的時間1.085ms
上傳時間： 2013-11-09
上傳用戶：chenlong
新茂單片機資料包20050225
上傳時間： 2013-11-24
上傳用戶：jisiwole
陷波器是無限沖擊響應(IIR)數(shù)字濾波器，該濾波器可以用以下常系數(shù)線性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分別為輸人和輸出信號序列；和為濾波器系數(shù)。 iaib對式(1)兩邊進行z變換，得到數(shù)字濾波器的傳遞函數(shù)為： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分別為傳遞函數(shù)的零點和極點。 izip由傳遞函數(shù)的零點和極點可以大致繪出頻率響應圖。在零點處，頻率響應出現(xiàn)極小值；在極點處，頻率響應出現(xiàn)極大值。因此可以根據(jù)所需頻率響應配置零點和極點，然后反向設計帶陷數(shù)字濾波器。考慮一種特殊情況，若零點在第1象限單位圓上，極點在單位圓內(nèi)靠近零點的徑向上。為了防止濾波器系數(shù)出現(xiàn)復數(shù)，必須在z平面第4象限對稱位置配置相應的共軛零點、共軛極點。 izip∗iz∗ip這樣零點、極點配置的濾波器稱為單一頻率陷波器，在頻率ωo處出現(xiàn)凹陷。而把極點設置在零的的徑向上距圓點的距離為l-μ處，陷波器的傳遞函數(shù)為： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，極點越靠近單位圓，則頻率響應曲線凹陷越深，凹陷的寬度也越窄。當需要消除窄帶干擾而不能對其他頻率有衰減時，陷波器是一種去除窄帶干擾的理想數(shù)字濾波器。當要對幾個頻率同時進行帶陷濾波時，可以按(2)式把幾個單獨頻率的帶陷濾波器(3)式串接在一起。一個例子：設有一個輸入，它
上傳時間： 2013-10-18
上傳用戶：uuuuuuu
Xilinx UltraScale™ 架構針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統(tǒng)級集成和容量。 UltraScale架構是業(yè)界首次在All Programmable架構中應用最先進的ASIC架構優(yōu)化。該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術，同 時還能從單芯片擴展到3D IC。借助Xilinx Vivado®設計套件的分析型協(xié)同優(yōu)化，UltraScale架構可以提供海量數(shù)據(jù)的路由功能，同時還能智能地解決先進工藝節(jié)點上的頭號系統(tǒng)性能瓶頸。 這種協(xié)同設計可以在不降低性能的前提下達到實現(xiàn)超過90%的利用率。 UltraScale架構的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時鐘，從而將時鐘歪斜降低達50% • 系統(tǒng)架構中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達到90%及以上的系統(tǒng)中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構建更大型器件，并在工藝技術方面領先當前行業(yè)標準整整一代 • 能在更低的系統(tǒng)功耗預算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲器帶寬 • 顯著增強DSP與包處理性能 賽靈思UltraScale架構為超大容量解決方案設計人員開啟了一個全新的領域。
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-17
上傳用戶：皇族傳媒
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
可編程邏輯器件（PLD）是嵌入式工業(yè)設計的關鍵元器件。在工業(yè)設計中，PLD已經(jīng)從提供簡單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術在通信、電機控制、I/O模塊以及圖像處理等應用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數(shù)字信號處理器 （DSP）。 隨著系統(tǒng)復雜度的提高，F(xiàn)PGA還能夠集成整個芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應用中都具有以下優(yōu)點： 1. 設計集成——使用FPGA作為協(xié)處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發(fā)平臺的一片 FPGA中，使工業(yè)設計能夠適應協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調(diào)整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統(tǒng)要求。 4. 過時保護——較長的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長工業(yè)產(chǎn)品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設計和軟件開發(fā)、IP集成以及調(diào)試。
上傳時間： 2014-12-28
上傳用戶：rnsfing
Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應商，為了 幫助中國的應用開發(fā)工程師更深入地了解FPGA的具體設計訣竅，我們特別邀請到了Altera系統(tǒng)應用 工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級技術市場工程師 Philippe Garrault、Xilinx產(chǎn)品應用工程部高級經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總 監(jiān)Mike Frasier、Lattice Semiconductor應用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick、Actel公司硅產(chǎn)品市場總監(jiān)Martin Mason和應用高級經(jīng)理Jonathan Alexander為大家傳經(jīng) 授道。 他們將就一系列大家非常關心的關鍵設計問題發(fā)表他們的獨到見解，包括：什么是目前FPGA應用工 程師面對的最主要設計問題？如何解決？當開始一個新的FPGA設計時，你們會推薦客戶采用什么樣 的流程？對于I/O信號分布的處理，你們有什么建議可以提供 給客戶？如果你的客戶準備移植到另外一個FPGA、ASIC和結構化ASIC之間進行抉擇？(下)">結構化 ASIC或ASIC，你會建議你的客戶如何做？
上傳時間： 2013-11-09
上傳用戶：xinshou123456
賽靈思選用 28nm 高介電層金屬閘 (HKMG) 高性能低 功耗技術，并將該技術與新型一體化 ASMBLTM 架構相結合，從而推出能降低功耗、提高性能的新一代FPGA。這些器件實現(xiàn)了前所未有的高集成度和高帶寬，為系統(tǒng)架構師和設計人員提供了一種可替代 ASSP和 ASIC 的全面可編程解決方案。
上傳時間： 2013-10-10
上傳用戶：TF2015
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-19
上傳用戶：yyyyyyyyyy
