互聯網、移動通信、星基導航是21世紀信息社會的三大支柱產業，而GPS系統的技術水平和發展歷程代表著全世界衛星導航系統的發展狀況。目前，我國已經成為GPS的使用大國，衛星導航產業鏈也已基本形成。然而，我們對GPS核心技術的研究還不夠深入，我國GPS產品的核心部分多數還是靠進口。 GPS接收機工作時，為了將本地信號和接收到的信號同步，要完成復雜的信號處理過程。其中，如何捕獲衛星信號并保持對信號的跟蹤是最重要的核心技術。很多研究者提出了多種解決方法，但這些方法多數都只停留在理論階段，無法應用于GPS接收機系統進行實時處理。 本課題在分析了多種現有算法的基礎上，研究設計了基于FPGA的GPS信號捕獲與跟蹤系統。在研究過程中，首先利用Nemerix公司的GPS芯片組設計制作了GPS接收機模塊，它能正常穩定地工作，并可用作GPS基帶信號處理的研究平臺；該平臺可實時地輸出GPS數字中頻信號；本課題在中頻信號的基礎上深入研究了GPS信號的捕獲與跟蹤技術。先詳細分析比較了幾種GPS信號捕獲方法，給出了步進相關的捕獲方案；接著分析了跟蹤環路的特點，給出了鎖頻環和鎖相環交替工作跟蹤載波以及載波輔助偽碼的跟蹤方案，并最終實現了這些方案。 本課題設計的GPS信號捕獲與跟蹤處理系統是通過硬件和軟件協同工作的方式實現的。硬件電路主要實現數據速率高、邏輯簡單的相關器功能；而基于MicroBlaze軟處理器的軟件主要實現數據速率低、邏輯復雜的功能。本文給出了硬件電路的詳細設計、仿真結果以及軟件設計的詳細流程。 本課題最終在FPGA上實現了GPS信號的捕獲與跟蹤功能，而且系統的性能良好。由此可以得出結論：本設計能夠滿足系統功能和性能的要求，可以直接用于實時GPS接收機系統的設計中，為自主設計GPS接收機奠定了基礎。 本課題的研究得到了大連市信息產業局集成電路設計專項的資助，項目名稱是“定位與通信集成功能的SOC設計”，研究成果將在2008年上半年投入試用。
上傳時間： 2013-04-24
上傳用戶：1583060504
隨著信息技術的發展，數字信號的采集與處理在科學研究、工業生產、航空航天、醫療衛生等部門得到越來越廣泛的應用，這些應用中對數字信號的傳輸速度提出了比較高的要求。傳統的基于ISA總線的信號傳輸效率低，嚴重制約著系統性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協議規范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現方案，支持PCI突發訪問方式，突發長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統速度可以達到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉換模塊、數據緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現方法，著重分析了PCI接口模塊的數據傳輸方式，采用模塊化的方法設計了內部控制邏輯，并進行了相關的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現其功能，因此設備驅動程序的設計是一個重要部分，論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發設備驅動程序的工具以及開發系統實際硬件的設備驅動程序時的一些關鍵技術。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術，對PCI數據采集卡進行了整體方案的設計。該系統采用Altera公司的cyclone Ⅱ系列FPGA實現。
上傳時間： 2013-07-24
上傳用戶：ca05991270
碼元定時恢復(位同步)技術是數字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發傳輸系統，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數據接收系統為背景，研究了突發通信傳輸模式下的全數字接收機中位同步方法，并予以實現。 本文系統地論述了位同步原理，在此基礎上著重研究了位同步的系統結構、碼元定時恢復算法以及衡量系統性能的各項指標，為后續工作奠定了基礎。 首先根據衛星系統突發信道傳輸的特點分析了傳統位同步方法在突發系統中的不足，接下來對Inmarsat系統的短突發R信道和長突發T信道的調制方式和幀結構做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發形式下的位同步，并在FPGA上予以實現，效果良好。 在長突發形式下的報頭時鐘捕獲后還需要對后續數據進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現了插值環路的位同步算法，進行了Matlab仿真和FPGA實現。并在插值環路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發信道位同步跟蹤。 論文對兩個突發信道的位同步系統進行了理論研究、算法設計以及硬件實現的全過程，滿足系統要求。
上傳時間： 2013-04-24
上傳用戶：yare
LED調光－DMX512燈光協義接收控制.對做LED的DMX調光很幫助的
上傳時間： 2013-04-24
上傳用戶：米卡
近年來，隨著多媒體技術的迅猛發展，電子、計算機、通訊和娛樂之間的相互融合、滲透越來越多，而數字音頻技術則是應用最為廣泛的技術之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數字音頻的解決方案，在便攜式多媒體產品中得到了廣泛流行。 在已有的便攜式MP3系統實現方案中，低速處理器與專用硬件結合的SOC設計方案結合了硬件實現方式和軟件實現方式的優點，具有成本低、升級容易、功能豐富等特點。IMDCT(反向改進離散余弦變換)是編解碼算法中一個運算量大調用頻率高的運算步驟，因此適于硬件實現，以降低處理器的開銷和功耗，來提高整個系統的性能。 本文首先闡述了MP3音頻編解碼標準和流程，以及IMDCT常用的各種實現算法。在此基礎上選擇了適于硬件實現的遞歸循環實現方法，并在已有算法的基礎上進行了改進，減小了所需硬件資源需求并保持了運算速度。接著提出了模塊總體設計方案，結合算法進行了實現結構的優化，并在EDA環境下具體實現，用硬件描述語言設計、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時快速地實現了IMDCT，經驗證功能正確。
上傳時間： 2013-05-31
上傳用戶：Minly
擴頻通信系統與常規的通信系統相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優點。在近年來得到了迅速的發展。本論文主要討論和實現了基于FPGA的直接序列擴頻信號的解擴解調處理。論文對該直擴通信系統和FPGA設計方法進行了相關研究，最后用Altera公司的最新的FPGA開發平臺Quarus Ⅱ5.0實現了相關設計。 整個系統分為兩個部分，發送部分和接收部分。發送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調制、成型濾波等模塊。接收部分主要有前端抗干擾、數字下變頻、解擴解調等模塊。 論文首先介紹了擴頻通信系統的特點以及相關技術的國內外發展現狀，并介紹了本論文的研究思路和內容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結合實際需要，設計了一種零中頻DSSS解調解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數字外差調制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環來減少載波提取的算法復雜度，用改進型CORDIC算法實現NCO來方便的進行擴展。 接著，論文給出了系統總體設計和發送及接受子系統的各個功能模塊的實現分析以及在Quartus Ⅱ5.0上的實現細節，給出了仿真結果。 然后論文介紹了整個系統的硬件電路設計和它在真實系統中連機調試所得到的測試結果，結果表明該系統具有性能穩定，靈活性好，生產調試容易，體積小，便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結和對今后工作的展望。
上傳時間： 2013-05-23
上傳用戶：磊子226
隨著科學技術的發展與公共安全保障需求的提高，視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H．264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統，在穩定性、功能、成本與擴展性等方面都有著突出的優勢，具有重要的學術意義與實用意義， 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問，接收編碼數據，使用H．264解碼算法重建圖像并實時顯示，使監控人員有效地掌握現場情況， 在嵌入式圖像服務器設計階段，本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統，采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統，闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計，采用μC/OS-Ⅱ進行多任務的管理與調度， H．264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H．264．標準，規劃編解碼器結構。接著設計了16×16幀內預測算法，并設計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式，編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案，針對除拖尾系數之外的非零系數值編碼子算法，實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式，并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后，本文進行了PC機客戶端設計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試，構建完整的網絡視頻監控系統， 實驗結果表明，本系統視頻壓縮率高，監控圖像質量良好，充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點，發展前景十分廣闊。
上傳時間： 2013-04-24
上傳用戶：wang0123456789
：準確地在線測量直流母線電壓、電流及輸出的三相電流信號，是設計高性能 變頻器產品的必備條件之一，本文通過對電壓、電流檢測方案比較、分析，提供了設計 變頻器中具有很好參考價值的幾種實用電路，并給出了相應的實驗結果。
上傳時間： 2013-07-21
上傳用戶：幾何公差
溫度是生活中最基本的環境參數。溫度的監測與控制，對于生物生存生長，工業生產發展都有著非同一般的意義。溫度傳感器的應用涉及機械制造、工業過程控制、汽車電子產品、消費電子產品和專用設備等各個領域。傳統的常用溫度傳感器有熱電偶、電阻溫度計RTD和NTC熱敏電阻等。但信號調理，模數轉換及恒溫器等功能全都會增加成本。現代集成溫度傳感器通常包含這些功能，并以其低廉的價格迅速地占據了市場。Dallas Semiconductor公司推出的數字式溫度傳感器DS1820采用數字化一線總線技術具有許多優異特性。其一，它將控制線、地址線、數據線合為一根導線，允許在同一根導線上掛接多個控制對象，形成多點一線總線測控系統。布線施工方便，成本低廉。其二，線路上傳送的是數字信號，所受干擾和損耗小，性能好。本課題旨在分析和設計基于數字化一線總線技術的溫度測控系統。本系統采用FPGA實現一個溫度采集控制器，用于傳感器和上位機的連接，并采用Microsoft公司的Visual C++作為開發平臺，運用MSComm控件進行串口通信，進行命令的發送和接收。
上傳時間： 2013-04-24
上傳用戶：fyerd
當前我國正處在從模擬電視系統向數字電視系統的轉型期，數字電視用戶數量激增，其趨勢是在未來的幾年內數字電視將迅速普及。在應用逐漸廣泛的數字電視系統中，監控數字電視服務正成為一種越來越迫切的需要。然而，目前對于數字電視并沒有合適的監測儀器，因此無法及時方便地診斷出現問題的信號以及隔離需要維修的數字化設備。通常只有當電視屏幕上的圖像消失時我們才知道數字信號系統出了問題。幾乎沒有任何線索可以用來找到問題的所在或原因，碼流分析儀器在這種情況下應運而生。目前在數字電視系統的前端，通過監控了解數字視頻廣播(DVB)信號和服務的狀況從而采取措施比通過觀眾的反映而采取措施要主動和及時得多。傳輸流(TS)的測試設備可使技術人員分析碼流的內部情況，它們在決定未來服務質量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統中，DVB-ASI信號的解碼、MPEG-2TS的實時檢錯原理和基于現場可編輯門陣列(FPGA)的實現方法。文章首先闡述了數字電視系統的一些基本概念，介紹了MPEG-2/DVB標準、ETR101 290標準、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發FPGA所使用的軟件工具。最后根據DVB-ASI接收系統的解碼規則與MPEG-2TS碼流的結構提出了一套基于FPGA的MPEG-2TS碼流實時分析與檢測系統設計方案并予以了實現。 在本系統中，FPGA起著核心的作用，主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯、以及數字電視節目專有信息(PSI)提取等功能。本文實現的系統與傳統的碼流分析儀相比具有集成度較高、易擴展、便于攜帶、穩定性好、性價比高等優點。
上傳時間： 2013-06-04
上傳用戶：love1314
