隨著國(guó)民經(jīng)濟(jì)的飛速發(fā)展，傳統(tǒng)的電機(jī)已無(wú)法滿足當(dāng)前工程的要求，其作用也由過(guò)去簡(jiǎn)單的起停控制、提供動(dòng)力上升到要求對(duì)其速度、位置、轉(zhuǎn)矩等進(jìn)行精確的控制，并能實(shí)現(xiàn)快速加速、減速、反轉(zhuǎn)以及準(zhǔn)確停止等，使被驅(qū)動(dòng)的機(jī)械運(yùn)動(dòng)符合于集的要求。在集成電路、現(xiàn)代電子技術(shù)及控制理論飛速發(fā)展的今天，電機(jī)控制技術(shù)也得到了飛快的發(fā)展，電機(jī)控制器也由模擬分立元件構(gòu)成的電路向數(shù)模混合、全數(shù)字方向發(fā)展。本論文主要研究了FPGA芯片在電機(jī)控制器中的應(yīng)用。 論文首先對(duì)無(wú)刷直流電機(jī)系統(tǒng)進(jìn)行了綜合性論述。對(duì)系統(tǒng)的組成、及系統(tǒng)中主要部分：如位置傳感器、逆變器和功率器件、供電直流電源進(jìn)行了較詳細(xì)的說(shuō)明；并且提出了與本研究相關(guān)的控制機(jī)理和實(shí)施方案。 其次，論文對(duì)FPGA芯片的特點(diǎn)及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進(jìn)行了較詳細(xì)的論述；同時(shí)對(duì)超高速集成電路硬件描述語(yǔ)言(VHDL)的特點(diǎn)和應(yīng)用進(jìn)行了研究；并提出了應(yīng)用FPGA芯片對(duì)電機(jī)速度進(jìn)行控制的系統(tǒng)構(gòu)成及工作原理。 論文還對(duì)FPGA芯片與DSP芯片共同完成電機(jī)控制的方案進(jìn)行了論述，利用ALTERA公司的FPGA芯片完成了電機(jī)控制器的設(shè)計(jì)、制造和調(diào)試，并在此基礎(chǔ)上分析研究了利用此控制器對(duì)無(wú)刷直流電機(jī)進(jìn)行調(diào)速控制的方法；兩種控制器共同工作，組合方便、功能強(qiáng)大，適合在高精度、高效、寬變速控制的應(yīng)用場(chǎng)合下，可對(duì)電機(jī)實(shí)現(xiàn)精度更高、策略更復(fù)雜的控制。 論文最后還對(duì)在具體產(chǎn)品中的應(yīng)用效果及行了簡(jiǎn)單分析。
標(biāo)簽： FPGA 電機(jī)控制器 中的應(yīng)用
上傳時(shí)間： 2013-08-04
上傳用戶：小鵬
碼分多址(CDMA)通信方式以其特有的抗干擾性、多址能力和多徑分集能力，而成為第三代移動(dòng)通信系統(tǒng)的主要技術(shù)。其中Rake接收技術(shù)是CDMA系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。隨著通信技術(shù)的迅猛發(fā)展，Rake接收技術(shù)以其有效的抗衰落的能力一直是人們研究的熱點(diǎn)。人們不斷的對(duì)傳統(tǒng)的Rake接收機(jī)進(jìn)行改進(jìn)，獲得性能更佳的Rake接收機(jī)。FPGA技術(shù)的快速發(fā)展，也很大的改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)的方法。FPGA以其龐大的規(guī)模、開發(fā)過(guò)程投資小、開發(fā)周期短、保密性好等優(yōu)點(diǎn)，為人們對(duì)Rake接收機(jī)的研究提供了方便。 本文旨在設(shè)計(jì)一種功耗低、硬件實(shí)現(xiàn)相對(duì)簡(jiǎn)單的Rake接收機(jī)結(jié)構(gòu)。首先，本文介紹了Rake接收的相關(guān)理論，對(duì)Rake技術(shù)的抗衰落性能進(jìn)行了分析，然后，對(duì)各種Rake接收機(jī)進(jìn)行了比較，最終提出了一種靈活配置的Rake接收機(jī)的改進(jìn)方案，該方案采用了不同的緩沖器結(jié)構(gòu)，能夠更多的節(jié)約硬件資源，整個(gè)接收機(jī)的功耗更低。最后利用VerilogHDL語(yǔ)言對(duì)其中的主要模塊進(jìn)行編程設(shè)計(jì)，并在Xilinx公司的集成開發(fā)工具ISE6.1中進(jìn)行仿真，仿真平臺(tái)為Spartan-3系列中的XC3S1000芯片。仿真結(jié)果表明了所設(shè)計(jì)模塊的正確性。所設(shè)計(jì)模塊具有良好的可移植性，能夠被相關(guān)的系統(tǒng)調(diào)用，本文所做工作有一定的實(shí)際意義。
上傳時(shí)間： 2013-06-21
上傳用戶：gaorxchina
軟件無(wú)線電是近幾年來(lái)提出的一種實(shí)現(xiàn)通信的新概念和體制。它的核心是：將寬帶A/D和D/A變換器盡可能地靠近天線，各種功能盡可能地采用軟件進(jìn)行定義。因此它具有很強(qiáng)的靈活性、開放性和兼容性，是目前研究的熱點(diǎn)。 本文將對(duì)軟件無(wú)線電的編譯碼部分加以敘述，提出了在VHF/UHF軟件無(wú)線電接收/發(fā)送樣機(jī)中的編譯碼方案及其具體的實(shí)現(xiàn)方法。該部分包括發(fā)射端的漢明(8，4，4)編碼、RS(100，81)編碼、卷積(2，1，6)編碼，以及在接收端相對(duì)應(yīng)的漢明譯碼、RS譯碼、Viterbi譯碼等。 本文首先介紹軟件無(wú)線電的發(fā)展概況和VHF/UHF軟件無(wú)線電接收/發(fā)送樣機(jī)的總體方案，然后按照編譯碼部分的功能模塊逐章說(shuō)明其實(shí)現(xiàn)的方法，最后對(duì)該部分的設(shè)計(jì)和實(shí)現(xiàn)加以總結(jié)。
標(biāo)簽： FPGA 軟件無(wú)線電 信道 糾錯(cuò)碼
上傳時(shí)間： 2013-04-24
上傳用戶：fling_up
本論文將在對(duì)MPEG-4解碼中的幾種關(guān)鍵技術(shù)的充分理解和算法分析的基礎(chǔ)之上，結(jié)合FPGA的靈活性，采用VHDL語(yǔ)言對(duì)幾種關(guān)鍵技術(shù)在應(yīng)用層面上進(jìn)行結(jié)構(gòu)設(shè)計(jì)并仿真驗(yàn)證。 本文討論了一種高吞吐量流水方式構(gòu)建的MPEG-4可變長(zhǎng)解碼器的設(shè)計(jì)。在這種解碼器中，我們采用了基于PLA的并行 解碼算法，這種算法能夠?qū)崿F(xiàn)每個(gè)時(shí)鐘解碼一個(gè)碼字。同時(shí)，為了提高解碼的效率，降低操作的延遲，我們?cè)谠O(shè)計(jì)中還引入了流水線操作方式、碼表分割等技術(shù)，這些技術(shù)有利于并行操作的實(shí)現(xiàn)。 本論文的設(shè)計(jì)充分利用IDCT算法對(duì)稱性，用高度的并行結(jié)構(gòu)來(lái)加速處理，采用一維IDCT單元復(fù)用的方式來(lái)實(shí)現(xiàn)二維IDCT運(yùn)算，并提出一種基于加法操作的結(jié)構(gòu)來(lái)取代乘法操作，實(shí)現(xiàn)了一種高效二維逆DCT變換處理器。
標(biāo)簽： MPEG FPGA 解碼 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-06-02
上傳用戶：MATAIYES
數(shù)字超聲診斷設(shè)備在臨床診斷中應(yīng)用十分廣泛，研制全數(shù)字化的醫(yī)療儀器已成為趨勢(shì)。盡管很多超聲成像儀器設(shè)計(jì)制造中使用了數(shù)字化技術(shù)，但是我們可以說(shuō)現(xiàn)代VLSI 和EDA 技術(shù)在其中并沒有得到充分有效的應(yīng)用。隨著現(xiàn)代電子信息技術(shù)的發(fā)展，PLD 在很多與B 型超聲成像或多普勒超聲成像有關(guān)的領(lǐng)域都得到了較好的應(yīng)用，例如數(shù)字通信和相控雷達(dá)領(lǐng)域。 在研究現(xiàn)代超聲成像原理的基礎(chǔ)上，我們首先介紹了常見的數(shù)字超聲成像儀器的基本結(jié)構(gòu)和模塊功能，同時(shí)也介紹了現(xiàn)代FPGA 和EDA 技術(shù)。隨后我們?cè)敿?xì)分析討論了B 超中，全數(shù)字化波束合成器的關(guān)鍵技術(shù)和實(shí)現(xiàn)手段。我們?cè)O(shè)計(jì)實(shí)現(xiàn)了片內(nèi)高速異步FIFO 以降低采樣率，仿真結(jié)果表明資源使用合理且訪問(wèn)時(shí)間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息，也能給出多普勒超聲成像所需要的回波的相移信息。我們?cè)O(shè)計(jì)實(shí)現(xiàn)了基于直接數(shù)字頻率合成原理的數(shù)控振蕩器，能夠給出一對(duì)幅值和相位較平衡的正交信號(hào)，且在FPGA 片內(nèi)實(shí)現(xiàn)方案簡(jiǎn)單廉價(jià)。數(shù)控振蕩器輸出波形的頻率可動(dòng)態(tài)控制且精度較高，對(duì)于隨著超聲在人體組織深度上的穿透衰減，導(dǎo)致回波中心頻率下移的聲學(xué)物理現(xiàn)象，可視作將回波接收機(jī)的中心頻率同步動(dòng)態(tài)變化進(jìn)行補(bǔ)償。 還設(shè)計(jì)實(shí)現(xiàn)了B 型數(shù)字超聲診斷儀前端發(fā)射波束聚焦和掃描控制子系統(tǒng)。在單片F(xiàn)PGA 芯片內(nèi)部設(shè)計(jì)實(shí)現(xiàn)了聚焦延時(shí)、脈寬和重復(fù)頻率可動(dòng)態(tài)控制的發(fā)射驅(qū)動(dòng)脈沖產(chǎn)生器、線掃控制、探頭激勵(lì)控制、功能碼存儲(chǔ)等功能模塊，功能仿真和時(shí)序分析結(jié)果表明該子系統(tǒng)為設(shè)計(jì)實(shí)現(xiàn)高速度、高精度、高集成度的全數(shù)字化超聲診斷設(shè)備打下了良好的基礎(chǔ)，將加快其研發(fā)和制造進(jìn)程，為生物醫(yī)學(xué)電子、醫(yī)療設(shè)備和超聲診斷等方面帶來(lái)新思路。
標(biāo)簽： FPGA 全數(shù)字 中的應(yīng)用 超聲診斷儀
上傳時(shí)間： 2013-06-18
上傳用戶：hfmm633
在機(jī)器人學(xué)的研究領(lǐng)域中，如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個(gè)重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個(gè)新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺(tái)，實(shí)現(xiàn)對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的精確控制。 本論文從實(shí)際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的本體結(jié)構(gòu)，并對(duì)其抽象簡(jiǎn)化得到了它的運(yùn)動(dòng)學(xué)數(shù)學(xué)模型。在明確了實(shí)現(xiàn)機(jī)器人精確位置伺服控制的控制原理后，我們對(duì)機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證，并最終決定采用了三級(jí)CPU控制的控制體系結(jié)構(gòu)：第一級(jí)CPU為上位計(jì)算機(jī)，它實(shí)現(xiàn)對(duì)機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算；第二級(jí)CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實(shí)現(xiàn)了對(duì)機(jī)器人多個(gè)關(guān)節(jié)的高速并行驅(qū)動(dòng)；第三級(jí)CPU為交流伺服驅(qū)動(dòng)處理器，它實(shí)現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動(dòng)控制，以及電機(jī)的故障診斷和自動(dòng)保護(hù)等功能。此外，我們采用比普通UART速度快得多的USB來(lái)實(shí)現(xiàn)上位計(jì)算機(jī)．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。 機(jī)器人系統(tǒng)的軟件設(shè)計(jì)包括兩個(gè)部分：一是采用VC++實(shí)現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負(fù)責(zé)機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算，同時(shí)完成用戶與機(jī)器人系統(tǒng)之間的信息交互；二是采用C語(yǔ)言實(shí)現(xiàn)的下位DSP控制程序，它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號(hào)，實(shí)現(xiàn)對(duì)機(jī)器人的實(shí)時(shí)驅(qū)動(dòng)，同時(shí)還能夠?qū)崟r(shí)的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。 研究開發(fā)出來(lái)的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器具有控制實(shí)時(shí)性好、定位精度高、運(yùn)行穩(wěn)定可靠的特點(diǎn)，它允許用戶通過(guò)上位控制計(jì)算機(jī)實(shí)現(xiàn)對(duì)機(jī)器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過(guò)機(jī)器人控制箱現(xiàn)場(chǎng)對(duì)機(jī)器人進(jìn)行回零、示教等各項(xiàng)操作。
標(biāo)簽： FPGA DSP 實(shí)驗(yàn)室 機(jī)器人控制器
上傳時(shí)間： 2013-06-11
上傳用戶：edisonfather
數(shù)字相關(guān)器是無(wú)線數(shù)字接收機(jī)的重要組成部分,它主要用于對(duì)中頻數(shù)字化后的信號(hào)進(jìn)行解調(diào)和同步,從而恢復(fù)出原始的基帶數(shù)據(jù).本文的重點(diǎn)是如何高效的實(shí)現(xiàn)無(wú)線通信接收系統(tǒng)中數(shù)字中頻部分,主要研究如何對(duì)MSK信號(hào)進(jìn)行正確、有效、實(shí)時(shí)的解調(diào),其內(nèi)容包括1.MSK信號(hào)簡(jiǎn)介及分析,研究其特征,以便有效的對(duì)其解調(diào).2.對(duì)解調(diào)技術(shù)中涉及的重點(diǎn)模塊,比如NCO、CORDIC算法等做了理論上的介紹與分析.3.MSK信號(hào)的數(shù)字解調(diào)技術(shù),比較了各種解調(diào)技術(shù),主要是正交解調(diào)和差分解調(diào),分析了它們的優(yōu)勢(shì)和劣勢(shì),并進(jìn)行了仿真驗(yàn)證.4.在FPGA中實(shí)現(xiàn)了數(shù)字中頻系統(tǒng)的各個(gè)關(guān)鍵模塊.5.最終的解調(diào)模塊在實(shí)際的PCB基板上調(diào)試通過(guò),并應(yīng)用在實(shí)際產(chǎn)品中.
標(biāo)簽： FPGA 數(shù)字相關(guān)器 解調(diào) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-06-21
上傳用戶：1222
低壓電力線通信(PLC)具有網(wǎng)絡(luò)分布廣、無(wú)需重新布線和維護(hù)方便等優(yōu)點(diǎn)。近年來(lái)，低壓電力線通信被看成是解決信息高速公路“最后一英里”問(wèn)題的一種方案，在國(guó)內(nèi)外掀起了一個(gè)新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落，而且還存在開關(guān)噪聲和窄帶噪聲，因此在電力線通信系統(tǒng)中，信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實(shí)現(xiàn)OFDM系統(tǒng)中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成，解碼端由Viterbi譯碼器和解交織器組成，同時(shí)為了與PC機(jī)進(jìn)行通信，還在FPGA上做了一個(gè)RS232串行接口模塊，以上所有的模塊均采用硬件描述語(yǔ)言VerilogHDL編寫。另外，峰值平均功率比(PAR)較大是OFDM系統(tǒng)所面臨的一個(gè)重要問(wèn)題，必須要考慮如何降低大峰值功率信號(hào)出現(xiàn)的概率。本文重點(diǎn)研究了三種降低PAR的方法：即信號(hào)預(yù)畸變技術(shù)、信號(hào)非畸變技術(shù)和編碼技術(shù)。這三種方法各有優(yōu)缺點(diǎn)，但是迄今為止還沒有一種好方法能夠徹底地解決OFDM系統(tǒng)中較高PAR的弊病。本論文內(nèi)容安排如下：第一章介紹了課題的背景，可編程器件和OFDM技術(shù)的發(fā)展歷程。第二章詳細(xì)介紹了OFDM的原理以及實(shí)現(xiàn)OFDM所采用的一些技術(shù)細(xì)節(jié)。第三章詳細(xì)介紹了本課題中信道編碼的方案，包括信道編碼的基本原理，組成結(jié)構(gòu)以及方案中采用的卷積碼和交織的原理及設(shè)計(jì)。第四章詳細(xì)討論了編碼方案如何在FPGA上實(shí)現(xiàn)，包括可編程邏輯器件FPGA/CPLD的結(jié)構(gòu)特點(diǎn)，開發(fā)流程，以及串口通信接口、編解碼器的FPGA設(shè)計(jì)。第五章詳細(xì)介紹了如何降低OFDM系統(tǒng)中的峰值平均功率比。最后，在第六章總結(jié)全文，并對(duì)課題中需要進(jìn)一步完善的方面進(jìn)行了探討。
上傳時(shí)間： 2013-04-24
上傳用戶：520
Turbo碼是一類并行級(jí)聯(lián)的系統(tǒng)卷積碼，它是在綜合級(jí)聯(lián)碼、最大后驗(yàn)概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過(guò)對(duì)編碼器結(jié)構(gòu)的巧妙設(shè)計(jì)，多個(gè)子碼通過(guò)交織器隔離進(jìn)行并行級(jí)聯(lián)編碼輸出，增大了碼距。譯碼器則以類似內(nèi)燃機(jī)引擎廢氣反復(fù)利用的機(jī)理進(jìn)行迭代譯碼以反復(fù)利用有效信息流，從而獲得卓越的糾錯(cuò)能力。計(jì)算機(jī)仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越，而且具有很強(qiáng)的抗衰落、抗干擾能力，當(dāng)交織長(zhǎng)度足夠長(zhǎng)時(shí)，其糾錯(cuò)性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray)，即現(xiàn)場(chǎng)可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計(jì)周期短、投資小、靈活性強(qiáng)等優(yōu)點(diǎn)，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的理想選擇。 本論文以東南大學(xué)移動(dòng)通信實(shí)驗(yàn)室B3G課題組提出的“支持多天線的廣義多載波無(wú)線傳輸技術(shù)”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對(duì)MIMO-GMC系統(tǒng)的迭代接收機(jī)中所采用的外信息保留和聯(lián)合檢測(cè)譯碼迭代的特點(diǎn)，完成了采用滑動(dòng)窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計(jì)。整個(gè)譯碼器模塊的設(shè)計(jì)采用Verilog語(yǔ)言描述，并在VirtexⅡPro系列FPGA芯片上實(shí)現(xiàn)。
上傳時(shí)間： 2013-04-24
上傳用戶：shanml
趙修科老師的《開關(guān)電源中磁性元器件》，非常好，希望對(duì)大家有幫助
標(biāo)簽： 開關(guān)電源 磁性元器件
上傳時(shí)間： 2013-04-24
上傳用戶：lwwhust
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
