由于移動環(huán)境的復雜性，無線信號在發(fā)送傳輸和接收過程中有很明顯的衰落現(xiàn)象，特別是在高頻無線通信中，多徑衰落或頻率選擇性衰落對無線信號的干擾最為嚴重。通過分集接收技術，Rake接收機在CDMA移動通信系統(tǒng)中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優(yōu)頻率利用率以及CDMA的多址和頻率分集，且系統(tǒng)容量和抗符號間干擾性能明顯優(yōu)于傳統(tǒng)的單載波CDMA。這些特性使得多載波CDMA成為未來的寬帶無線通信系統(tǒng)最有希望的候選。 @@ 本文研究了一種多載波擴頻通信系統(tǒng)，介紹了其Rake接收機工作原理和設計思想，進行了理論仿真并用FPGA予以實現(xiàn)。 @@ 本文首先介紹了移動通信系統(tǒng)的發(fā)展歷史以及OFDM和CDMA技術原理，并描述了OFDM和CDMA結合的三種系統(tǒng)（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統(tǒng)模型；接著，介紹了目前影響移動通信的主要衰落以及Rake接收機基本原理及其作用。多徑信號的每路信號都可能含有可以利用的信息，Rake接收機就是通過多個相關接收器接收多徑信號中各路信號，通過信道估計和信道補償消去信道因子的附加相位，并把他們合并在一起，以此來改善信號的信噪比和系統(tǒng)的可靠性；在此基礎上，論文提出了一種多載波擴頻通信系統(tǒng)的實現(xiàn)方案，并詳細介紹了其Rake接收機實現(xiàn)原理，給出了最大比合并時各種分徑數(shù)目下系統(tǒng)誤碼率的仿真圖；最后介紹了此方案中Rake接收機的FPGA硬件實現(xiàn)設計方案及其系統(tǒng) 測試結果。@@ 仿真結果顯示出隨著分集徑數(shù)的增加，系統(tǒng)的誤碼率顯著降低。表明Rake接收機抗多徑衰落效果顯著，且在多載波CDMA系統(tǒng)中其分集效果更好，實現(xiàn)相對簡單。最終Rake接收機的FPGA實現(xiàn)結果同理論仿真一致，時序通過，資源耗費不大，具有較大的實用價值。 @@關鍵詞：多載波擴頻通信，CDMA，Rake接收機，F(xiàn)PGA
上傳時間： 2013-07-25
上傳用戶：axxsa
LED顯示屏是LED點陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來，以其亮度高、視角廣、壽命長、性價比高的特點，在交通、廣告、新聞發(fā)布、體育比賽、電子景觀等領域得到了廣泛應用。 LED顯示屏控制器作為控制LED屏顯示圖像、數(shù)據(jù)的關鍵，是整個LED視頻顯示系統(tǒng)的核心。本文研究的是對全彩色同步LED屏的控制，控制LED屏同步顯示在上位機顯示系統(tǒng)中某固定位置處的圖像。根據(jù)已有的LED顯示屏及其驅動器的特點，提出了一種可行的方案并進行了設計。系統(tǒng)主要分為兩個部分：視頻信號的獲取，視頻信號的處理。 經(jīng)過分析比較，決定從顯卡的DVI接口獲得視頻源，視頻源經(jīng)過DVI解碼芯片TFP401A的解碼后，可以獲得圖像的數(shù)字信息，這些信息包括紅、綠、藍三基色的數(shù)據(jù)以及行同步、場同步、使能等控制信號。這些信號將在視頻信號處理模塊中被使用。 信號處理模塊在接收視頻信號源后，對數(shù)據(jù)進行處理，最后輸出數(shù)據(jù)給驅動電路。在信號處理模塊中，采用了可編程邏輯器件FPGA來完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程（ISP）等特點，所以特別適合于本設計。利用FPGA的可編程性，在FPGA內(nèi)部劃分了各個小模塊，各小模塊中通過少量的信號進行聯(lián)系，這樣就將比較大的系統(tǒng)轉化成許多小的系統(tǒng)，使得設計更加簡單，容易驗證。本文分析了驅動電路所需要的數(shù)據(jù)的特點，全彩色灰度級的實現(xiàn)方式，決定把系統(tǒng)劃分為視頻源截取、RGB格式轉化、位平面分離、讀SRAM地址發(fā)生器、寫SRAM地址發(fā)生器、讀寫SRAM選擇控制器、灰度實現(xiàn)等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具，對系統(tǒng)進行了聯(lián)合調試。改進了時序、優(yōu)化了布局布線，使得系統(tǒng)性能得到了良好的改善。 在分析了所需要的資源的基礎上，課題決定采用Altera的Cyclone EP1C12 FPGA設計視頻信號處理模塊，在Quartus II和modelsim平臺下，用Verilog HDL語言開發(fā)。
上傳時間： 2013-05-19
上傳用戶：玉簫飛燕
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡、多媒體等新技術的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發(fā)器進行回環(huán)設計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
互感器是電力系統(tǒng)中電能計量和繼電保護中的重要設備，其精度和可靠性與電力系統(tǒng)的安全性、可靠性和經(jīng)濟運行密切相關。隨著電力工業(yè)的發(fā)展，傳統(tǒng)的電磁式互感器已經(jīng)暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點，電子式互感器逐步替代電磁式互感器代表著電力工業(yè)的發(fā)展方向。目前，國產(chǎn)的互感器校驗儀主要是電磁式互感器校驗儀，電子式互感器校驗儀依賴于進口。電子式互感器的發(fā)展，使得電子式互感器校驗儀的研制勢在必行。 本課題依據(jù)國際標準IEC60044-7、IEC60044-8和國內(nèi)標準GB20840[1].7-2007、GB20840[1].8-2007，設計了電子式互感器檢驗儀。該校驗儀采用直接法對電子式互感器進行校驗，即同時測試待校驗電子式互感器和標準電磁式互感器二次側的輸出信號，比較兩路信號的參數(shù)，根據(jù)比較結果完成電子式互感器的校驗工作。論文首先介紹了電子式互感器結構及輸出數(shù)字信號的特征，然后詳細論述了電子式互感器校驗儀的硬件及軟件設計方法。硬件主要采用FPGA技術設計以太網(wǎng)控制器RTL8019的控制電路，以實現(xiàn)電子式互感器信號的遠程接收，同時設計A/D芯片MAX125的控制電路，以實現(xiàn)標準電磁式互感器模擬輸出的數(shù)字化。軟件主要采用FPGA的SOPC技術，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發(fā)環(huán)境下，完成對硬件電路的底層控制，運用準同步算法和DFT算法開發(fā)應用程序實現(xiàn)對數(shù)字信號的處理。最終完成電子式互感器校驗儀的設計。 最后進行了相關的實驗，所研制的電子式互感器校驗儀對0.5準確級的電子式電壓互感器和0.5準確級電子式電流互感器分別進行了校驗，對其額定負荷的20％、100％、120％點做為測量點進行測量。經(jīng)過對實驗數(shù)據(jù)的處理分析可知，校驗儀對電子式互感器的校驗精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗儀的研制工作提供了理論和實踐依據(jù)。
上傳時間： 2013-04-24
上傳用戶：569342831
擴頻通信，即擴展頻譜通信技術(Spread Spectrum Communication)，它與光纖通信、衛(wèi)星通信一同被譽為進入信息時代的三大高技術通信傳輸方式。 擴頻通信是將待傳送的信息數(shù)據(jù)用偽隨機編碼序列，也即擴頻序列(SpreadSequence)調制，實現(xiàn)頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調及相關處理，恢復出原始信息數(shù)據(jù)。 擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點。 現(xiàn)場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性，可讓設計者開發(fā)出滿足多種標準的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設計者緊跟新標準的變化，并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現(xiàn)使用戶在對FPGA設計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機輔助設計(CAD)和規(guī)劃的電子設計活動產(chǎn)生了實在的設計實體論文對擴頻通信系統(tǒng)和FPGA設計方法進行了相關研究，并且用Altera公司的最新的FPGA開發(fā)平臺QuartusII實現(xiàn)了一個基帶擴頻通信系統(tǒng)的發(fā)送端部分，最后用軟件Protel99SE設計了相應的硬件電路。 該系統(tǒng)的設計主要分為兩個部分。第一部分是用QuartusII軟件設計了系統(tǒng)的VHDL語言描述代碼，并對系統(tǒng)中每個模塊和整個系統(tǒng)進行相應的功能仿真和時序時延仿真；第二部分是設計了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路，并進行了相關測試，完成了預定的功能。
上傳時間： 2013-07-26
上傳用戶：15679277906
高速、高精度已經(jīng)成為伺服驅動系統(tǒng)的發(fā)展趨勢，而位置檢測環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關鍵環(huán)節(jié)之一。光電編碼器作為伺服驅動系統(tǒng)中常用的檢測裝置，根據(jù)結構和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅動系統(tǒng)的結論。 絕對式光電編碼器精度高、位數(shù)多的特點決定其通信方式只能采取串行傳輸方式，且由相應的通信協(xié)議控制信息的傳輸。本文首先針對編碼器主要生產(chǎn)廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協(xié)議相關的硬件電路、數(shù)據(jù)幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發(fā)語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎上，采用自頂向下的設計方法，將整個接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設計編碼器接口電路。最終的設計在相關硬件電路上實現(xiàn)。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅動程序驗證了整個設計的各項功能，達到了設計的要求。
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現(xiàn)。論文先概述SCI協(xié)議，接著對SCI串行通信接口的兩個模塊：SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進行了詳細的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信，并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議；設計一個同步FIFO實現(xiàn)旁路FIFO；利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現(xiàn)整個通信接口具體的內(nèi)部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數(shù)據(jù)交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
自香農(nóng)先生于1948年開創(chuàng)信息論以來，經(jīng)過將近60年的發(fā)展，信道編碼技術已經(jīng)成為通信領域的一個重要分支，各種編碼技術層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯碼，并已在數(shù)字電視、無線通信、磁盤存儲等領域得到大量應用。 目前數(shù)字電視已經(jīng)成為最熱門的話題之一，用手機看北京奧運，已經(jīng)成為每一個中國人的夢想。最近兩年我國頒布了兩部與數(shù)字電視有關的通信標準，分別是數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數(shù)字電視正與每個人走得越來越近，我國預期在2015年全面實現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標準的核心技術之一的前向糾錯碼技術已經(jīng)成為眾多科研單位的研究熱點，相應的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式，在CMMB標準中用到了LDPC碼和RS碼的級聯(lián)編碼方式，在DVB-S2標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式。 本論文以目前最重要的三個與數(shù)字電視相關的標準：數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)、手機電視標準(CMMB)以及數(shù)字衛(wèi)星電視廣播標準(DVB-S2)為切入點，深入研究它們的編碼方式，設計了這三個標準中的LDPC碼編碼器，并在FPGA上實現(xiàn)了前兩個標準的編碼芯片，實現(xiàn)了DMB-TH標準中0.4、0.6以及0.8三種碼率的復用。在研究CMMB標準中編碼器設計時，提出一種改進的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測試結果表明，芯片邏輯功能完全正確，速度和資源消耗均達到了標準的要求，具有一定的商用價值。
上傳時間： 2013-07-07
上傳用戶：327000306
現(xiàn)代社會對各種無線通信業(yè)務的需求迅猛增長，這就要求無線通信在具有較高傳輸質量的同時，還必須具有較大的傳輸容量。這種需求要求在無線通信中必須采用效率較高的線性調制方式，以提高有限頻帶帶寬的數(shù)據(jù)速率和頻譜利用率，而效率較高的調制方式通常會對發(fā)端發(fā)射機的線性要求較高，這就使功率放大器線性化技術成為下一代無線通信系統(tǒng)的關鍵技術之一。 在本文中，研究了前人所提出的各種功放線性化技術，如功率回退法、正負反饋法、預失真和非線性器件法等等，針對功率放大器對信號的失真放大問題進行研究，對比和研究了目前廣泛流行的自適應數(shù)字預失真算法。在一般的自適應數(shù)字預失真算法中，主要有兩類：無記憶非線性預失真和有記憶非線性預失真。無記憶非線性預失真主要是通過比較功率放大器的反饋信號和已知輸入信號的幅度和相位的誤差來估計預失真器的各種修正參數(shù)。而有記憶非線性預失真主要是綜合考慮功率放大器非線性和記憶性對信號的污染，需要同時分析信號的當前狀態(tài)和歷史狀態(tài)。在對比完兩種數(shù)字預失真算法之后，文章著重分析了有記憶預失真算法，選擇了其中的多項式預失真算法進行了具體分析推演，并通過軟件無線電的方法將數(shù)字信號處理與FPGA結合起來，在內(nèi)嵌了System Generator軟件的Matlab/Simulink上對該算法進行仿真分析，證明了這個算法的性能和有效性。 本文另外一個最重要的創(chuàng)新點在于，在FPGA設計上，使用了系統(tǒng)級設計的思路，與Xilinx公司提供的軟件能夠很好的配合，在完成仿真后能夠直接將代碼轉換成FPGA的網(wǎng)表文件或者硬件描述語言，大大簡化了開發(fā)過程，縮短了系統(tǒng)的開發(fā)周期。
上傳時間： 2013-06-20
上傳用戶：handless
衛(wèi)星導航定位系統(tǒng)可以為公路、鐵路、空中和海上的交通運輸工具提供導航定位服務。它能夠軍民兩用，戰(zhàn)略作用與商業(yè)利益并舉。只要持有便攜式接收機，則無論身處陸地、海上還是空中，都能收到衛(wèi)星發(fā)出的特定信號。接收機選取至少四顆衛(wèi)星發(fā)出的信號進行分析，就能確定接收機持有者的位置。 GPS導航定位接收機的理論基礎即是擴頻通信理論，擴頻通信技術與常規(guī)的通信技術相比，具有低截獲率，強抗噪聲，抗干擾性，具有信息隱蔽和多址通信等特點，目前己從軍事領域向民用領域迅速發(fā)展，成為進入信息時代的高新技術通信傳輸方式之一。擴頻通信技術中，最常見的是直接序列擴頻通信(DSSS)系統(tǒng)，本文所研究的就是這一類系統(tǒng)。 目前在衛(wèi)星信號的捕獲上一般使用兩種方法：順序捕獲方法(時域法，基于大規(guī)模并行相關器)和并行捕獲方法(頻域法，基于FFT)。本文在第二章分別分析了現(xiàn)有順序捕獲和并行捕獲技術的原理，并給出了它們的優(yōu)缺點。 本文第三章對長碼的直接捕獲進行了深入的研究，基于對國內(nèi)外相關文獻中長碼直捕方法的分析與對比，并且結合在實際過程中硬件資源需求的考慮，應用了基于分段補零循環(huán)相關和FFT搜索頻偏的直捕方法。此方法大大減少了計算量，加快了信號捕獲的速度。本方法利用FFT實現(xiàn)接收信號與本地長碼的并行相關，同時完成頻偏的搜索，將傳統(tǒng)的二維搜索轉換為并行的一維搜索，從而能快速實現(xiàn)長碼捕獲。 GPS信號十分微弱，靈敏度低，在戰(zhàn)場環(huán)境下，GPS接收機會面臨各種人為的干擾。如何從復雜的干擾信號中實現(xiàn)對GPS信號的捕獲，即抗干擾技術的研究，是GPS也是本文研究一個的方面。第四章即研究了GPS接收機干擾抑制算法，在強干擾環(huán)境下，需要借助信號處理技術在不增加信號帶寬的條件下提高系統(tǒng)的抗干擾能力，以保證后續(xù)捕獲跟蹤模塊有充足的處理增益。 本文在第五章給出了GPS接收機長碼捕獲以及干擾抑制的FPGA實現(xiàn)方案，并對各主要子模塊進行了詳細地分析。基本型接收機中長碼捕獲采用頻域方法，選用Altera StratixⅡ EP2S180芯片實現(xiàn)；抗干擾型接收機中選用Xilinx xc4vlx100芯片。實現(xiàn)了各模塊的單獨測試和整個系統(tǒng)的聯(lián)調，通過聯(lián)調驗證，本文提出的長碼直接捕獲方法正確、可行。 本文提出的長碼直捕方法可以在不需要C/A碼輔助捕獲下完成對長碼的直接捕獲，可以應用于GPS接收機，監(jiān)測站接收機的同步等，對我國自主研發(fā)導航定位接收機也有重大的現(xiàn)實及經(jīng)濟意義。
上傳時間： 2013-06-18
上傳用戶：wang5829
