LED顯示屏是LED點(diǎn)陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來，以其亮度高、視角廣、壽命長、性價(jià)比高的特點(diǎn)，在交通、廣告、新聞發(fā)布、體育比賽、電子景觀等領(lǐng)域得到了廣泛應(yīng)用。 LED顯示屏控制器作為控制LED屏顯示圖像、數(shù)據(jù)的關(guān)鍵，是整個(gè)LED視頻顯示系統(tǒng)的核心。本文研究的是對(duì)全彩色同步LED屏的控制，控制LED屏同步顯示在上位機(jī)顯示系統(tǒng)中某固定位置處的圖像。根據(jù)已有的LED顯示屏及其驅(qū)動(dòng)器的特點(diǎn)，提出了一種可行的方案并進(jìn)行了設(shè)計(jì)。系統(tǒng)主要分為兩個(gè)部分：視頻信號(hào)的獲取，視頻信號(hào)的處理。 經(jīng)過分析比較，決定從顯卡的DVI接口獲得視頻源，視頻源經(jīng)過DVI解碼芯片TFP401A的解碼后，可以獲得圖像的數(shù)字信息，這些信息包括紅、綠、藍(lán)三基色的數(shù)據(jù)以及行同步、場同步、使能等控制信號(hào)。這些信號(hào)將在視頻信號(hào)處理模塊中被使用。 信號(hào)處理模塊在接收視頻信號(hào)源后，對(duì)數(shù)據(jù)進(jìn)行處理，最后輸出數(shù)據(jù)給驅(qū)動(dòng)電路。在信號(hào)處理模塊中，采用了可編程邏輯器件FPGA來完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程（ISP）等特點(diǎn)，所以特別適合于本設(shè)計(jì)。利用FPGA的可編程性，在FPGA內(nèi)部劃分了各個(gè)小模塊，各小模塊中通過少量的信號(hào)進(jìn)行聯(lián)系，這樣就將比較大的系統(tǒng)轉(zhuǎn)化成許多小的系統(tǒng)，使得設(shè)計(jì)更加簡單，容易驗(yàn)證。本文分析了驅(qū)動(dòng)電路所需要的數(shù)據(jù)的特點(diǎn)，全彩色灰度級(jí)的實(shí)現(xiàn)方式，決定把系統(tǒng)劃分為視頻源截取、RGB格式轉(zhuǎn)化、位平面分離、讀SRAM地址發(fā)生器、寫SRAM地址發(fā)生器、讀寫SRAM選擇控制器、灰度實(shí)現(xiàn)等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具，對(duì)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試。改進(jìn)了時(shí)序、優(yōu)化了布局布線，使得系統(tǒng)性能得到了良好的改善。 在分析了所需要的資源的基礎(chǔ)上，課題決定采用Altera的Cyclone EP1C12 FPGA設(shè)計(jì)視頻信號(hào)處理模塊，在Quartus II和modelsim平臺(tái)下，用Verilog HDL語言開發(fā)。
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
