本文以Turbo碼譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的迭代譯碼算法及用硬件語(yǔ)言實(shí)現(xiàn)其譯碼算法進(jìn)行了深入研究。 本文首先在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了深入的研究，并用C語(yǔ)言對(duì)其MAP譯碼算法進(jìn)行了驗(yàn)證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測(cè)試。隨后本文就一些對(duì)MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對(duì)比。 最后，考慮到硬件實(shí)現(xiàn)的簡(jiǎn)化，MAX-Log-MAP算法成為了本文的硬件實(shí)現(xiàn)方案。本文采用了模塊化設(shè)計(jì)，在對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)的基礎(chǔ)上提出了一些改進(jìn)的方案，對(duì)Turbo碼編碼器設(shè)計(jì)中的同步問(wèn)題進(jìn)行了改進(jìn)，對(duì)分塊并行Turbo碼譯碼算法的硬件實(shí)現(xiàn)進(jìn)行了研究。在設(shè)計(jì)中綜合運(yùn)用了“自頂向下”和“自下而上”的設(shè)計(jì)方去，通過(guò)功能模塊分割，合理設(shè)置系統(tǒng)參數(shù)，并通過(guò)模塊之間的參數(shù)傳遞，使Turbo碼編譯碼器具有較好的靈活性。
上傳時(shí)間： 2013-04-24
上傳用戶：wengtianzhu
IEEE802旗下的無(wú)線網(wǎng)絡(luò)協(xié)議引領(lǐng)了無(wú)線網(wǎng)絡(luò)領(lǐng)域的新革命，其不斷提升的速度優(yōu)勢(shì)滿足了人們對(duì)于高速無(wú)線接入的迫切要求，在這其中，OFDM技術(shù)所起的作用不可小覷。隨著FPGA、信號(hào)處理和通信技術(shù)的發(fā)展，OFDM的應(yīng)用得到了長(zhǎng)足的進(jìn)步。在此情況下，以O(shè)FDM技術(shù)為核心實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)脑蜋C(jī)系統(tǒng)顯得應(yīng)情應(yīng)景而且必要。 本課題在深入理解OFDM技術(shù)的同時(shí)，結(jié)合相應(yīng)的EDA工具對(duì)系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶傳輸?shù)南到y(tǒng)實(shí)現(xiàn)方案。整個(gè)設(shè)計(jì)采用目前主流的自頂向下的設(shè)計(jì)方法，由總體設(shè)計(jì)至詳細(xì)設(shè)計(jì)逐步細(xì)化。 在系統(tǒng)功能模塊的FPGA實(shí)現(xiàn)過(guò)程中，針對(duì)XilinxVirtex-Ⅱ芯片對(duì)各個(gè)模塊進(jìn)行了詳細(xì)設(shè)計(jì)，通過(guò)采用雙端口RAM、流水、乒乓結(jié)構(gòu)等處理實(shí)現(xiàn)高速的同步的信道編碼的功能模塊；通過(guò)比較符號(hào)定時(shí)的不同算法，給出了基于MultiplierlessCorrelator的實(shí)現(xiàn)結(jié)構(gòu)并給出了仿真波形圖，驗(yàn)證了采用該算法后符號(hào)定時(shí)模塊的資源耗費(fèi)大大降低而功能卻依然和基于乘法器的符號(hào)定時(shí)模塊相當(dāng)；通過(guò)對(duì)Viterbi算法進(jìn)行簡(jiǎn)化，給出了(2，1，6)卷積碼的4比特軟判決Viterbi解碼器的設(shè)計(jì)和實(shí)現(xiàn)。最后根據(jù)系統(tǒng)所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設(shè)計(jì)和PCB設(shè)計(jì)。 本文首先以無(wú)線局域網(wǎng)和IEEE802無(wú)線網(wǎng)絡(luò)家族引出OFDM技術(shù)發(fā)展、研究?jī)r(jià)值及OFDM的優(yōu)缺點(diǎn)，接下來(lái)從OFDM原理入手，簡(jiǎn)要說(shuō)明了OFDM的基本要素以及目前的研究熱點(diǎn)，之后在介紹完IEEE802.11a物理層標(biāo)準(zhǔn)的同時(shí)給出了本原型機(jī)系統(tǒng)的總體設(shè)計(jì)方案，并從硬件語(yǔ)言設(shè)計(jì)和FPGA硬件原理設(shè)計(jì)兩方面給出了該系統(tǒng)的詳細(xì)設(shè)計(jì)。 隨著OFDM技術(shù)的普及以及未來(lái)通信技術(shù)對(duì)OFDM的青睞，相信本論文的工作對(duì)OFDM基帶傳輸系統(tǒng)的原型設(shè)計(jì)和實(shí)現(xiàn)具有一定的參考價(jià)值。
標(biāo)簽： 80211a 80211 IEEE FPGA
上傳時(shí)間： 2013-07-13
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實(shí)施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達(dá)到所要求的加密處理性能(每秒的SSL或RSA運(yùn)算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對(duì)安全性的需要變得越來(lái)越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進(jìn)步很快,安全性問(wèn)題仍然相對(duì)落后.由于FPGA所提供的設(shè)計(jì)優(yōu)勢(shì),特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟(jì)地實(shí)現(xiàn)安全性支持.FPGA是實(shí)現(xiàn)設(shè)計(jì)靈活性和功能升級(jí)的關(guān)鍵,對(duì)于容錯(cuò)、IPSec協(xié)議和系統(tǒng)接口問(wèn)題而言這兩點(diǎn)非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對(duì)新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實(shí)現(xiàn),即用FPGA實(shí)現(xiàn)3DES及IDEA、MD5算法的過(guò)程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對(duì)3DES算法及IDEA、MD5算法的實(shí)現(xiàn)進(jìn)行仿真,并繪制了板卡的原理圖,對(duì)PCI接口原理進(jìn)行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢(shì),并重點(diǎn)說(shuō)明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個(gè)系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點(diǎn)和性能,以及總線的信號(hào).由于遵從高速性的要求,我們?cè)谟布x型的時(shí)候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強(qiáng),速度也非常快,但目前價(jià)格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價(jià)格低廉,產(chǎn)品成熟等特點(diǎn),是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會(huì)對(duì)這些器件特性做相應(yīng)說(shuō)明.并由此得出電路原理圖的繪制.文章的重點(diǎn)之一在于3DES算法及IDEA、MD5算法的FPGA實(shí)現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實(shí)現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì).
上傳時(shí)間： 2013-04-24
上傳用戶：qazwsc
合成孔徑雷達(dá)的實(shí)時(shí)信號(hào)處理系統(tǒng),可以分成相對(duì)獨(dú)立的幾個(gè)階段,即A/D變換和緩存、距離向預(yù)處理器、方位向預(yù)處理器、距離向壓縮處理、轉(zhuǎn)置存儲(chǔ)器、方位向壓縮處理、逆轉(zhuǎn)置存儲(chǔ)器.合成孔徑雷達(dá)預(yù)處理的目的,就是緩解高處理數(shù)據(jù)率和低傳輸數(shù)據(jù)率的矛盾,使得在不太影響成像質(zhì)量的前提下,盡量減少傳輸?shù)臄?shù)據(jù)率,有利于后續(xù)處理的硬件實(shí)現(xiàn),做到實(shí)時(shí)處理.論文結(jié)合電子所合成孔徑雷達(dá)實(shí)時(shí)成像處理系統(tǒng),設(shè)計(jì)開發(fā)了基于Xilinx Virtex-E FPGA的星載SAR高速預(yù)處理板,該信號(hào)處理板處理能力強(qiáng),結(jié)構(gòu)緊湊,運(yùn)行效率高;其硬件電路的設(shè)計(jì)思路和結(jié)構(gòu)形式有很強(qiáng)的通用性和使用價(jià)值.論文重點(diǎn)研究了預(yù)處理的核心部分—固定系數(shù)FIR濾波器的設(shè)計(jì)問(wèn)題.而固定系數(shù)FIR濾波器的實(shí)現(xiàn)問(wèn)題的重點(diǎn)又是FPGA內(nèi)部的固定系數(shù)FIP濾波器實(shí)現(xiàn)問(wèn)題,針對(duì)FPGA內(nèi)部的查找表資源,我們選擇目前流行的分布式算法來(lái)實(shí)現(xiàn)FIR濾波器的設(shè)計(jì).對(duì)比于預(yù)處理器中其他濾波器設(shè)計(jì)方案,基于FPGA分布式算法的FIR濾波器的設(shè)計(jì),避免了乘累加運(yùn)算,提高了系統(tǒng)運(yùn)行的速度并且節(jié)省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變?yōu)V波器的系數(shù)和階數(shù).所設(shè)計(jì)的電路簡(jiǎn)單高速,工作正常、可靠,完全滿足了預(yù)處理器設(shè)計(jì)的技術(shù)要求.隨著超大規(guī)模集成電路技術(shù),高密度存儲(chǔ)器技術(shù),計(jì)算機(jī)技術(shù)的發(fā)展,一個(gè)全數(shù)字化的機(jī)載實(shí)時(shí)成像處理系統(tǒng)的研制,已經(jīng)不是非常困難的事情了.而在現(xiàn)有條件下,全數(shù)字化的高分辨率星載實(shí)時(shí)成像處理系統(tǒng)的研制,將是一個(gè)非常具有挑戰(zhàn)意義的課題,論文以星載SAR的預(yù)處理器設(shè)計(jì)為例,拋磚引玉,希望對(duì)未來(lái)全數(shù)字化星載實(shí)時(shí)成像處理系統(tǒng)的研制起到一定參考價(jià)值.
上傳時(shí)間： 2013-07-03
上傳用戶：lanhuaying
5月1日凌晨發(fā)布第一測(cè)試版 功能介紹: 1.生成中英文數(shù)字混合的字符串的字模數(shù)據(jù). 2.可選擇字體，大小，并且可獨(dú)立調(diào)整文字的長(zhǎng)和寬，生成任意形狀的字符。 3.各種旋轉(zhuǎn)，翻轉(zhuǎn)文字功能 4.任意調(diào)整輸出點(diǎn)陣大小，并任意調(diào)整字符在點(diǎn)陣中的位置。 5.字模數(shù)據(jù)輸出可自定義各種格式，系統(tǒng)預(yù)設(shè)了C語(yǔ)言和匯編語(yǔ)言兩種格式，并且可自己 定義出新的數(shù)據(jù)輸出格式；每行輸出數(shù)據(jù)個(gè)數(shù)可調(diào)。 6.支持四種取模方式：逐行（就是橫向逐行取點(diǎn)），逐列（縱向逐列取點(diǎn)），行列（先 橫向取第一行的8個(gè)點(diǎn)作為第一個(gè)字節(jié)，然后縱向取第二行的8個(gè)點(diǎn)作為第二個(gè)字節(jié)……）， 列行（先縱向取第一列的前8個(gè)點(diǎn)作為第一個(gè)字節(jié)，然后橫向取第二列的前8個(gè)點(diǎn)作為第二個(gè) 字節(jié)……） 7.支持陰碼（亮點(diǎn)為1），陽(yáng)碼（亮點(diǎn)為0）取模 8.支持縱向（第一位為低位）（，倒向第一位為高位）取模 9.輸出數(shù)制可選16進(jìn)制或10進(jìn)制 10.可生成索引文件，用于在生成的大量字庫(kù)中可快速檢索到需要的漢字 11.動(dòng)態(tài)液晶面板彷真，可調(diào)節(jié)彷真面板象素點(diǎn)大小和顏色 12.圖形模式下可任意用鼠標(biāo)作畫，左鍵畫圖，右鍵擦圖。 12.旋轉(zhuǎn)，翻轉(zhuǎn)，平移等字符模式下的功能也可用與對(duì)BMP圖象的處理 版本為pctolcd1.94 5月1日晚上發(fā)布第二測(cè)試版 更新如下: 1.增加鎖定點(diǎn)陣大小功能，例如可鎖定24X24點(diǎn)陣大小，然后調(diào)節(jié)獨(dú)立調(diào)節(jié)字點(diǎn)陣的大小 2.增加熱鍵功能，可用光標(biāo)配合Ctrl,Shift對(duì)文字大小和位置修改 3.增加精簡(jiǎn)輸出格式選項(xiàng) 4.把文字輸入框換成了文字輸入組合框，這樣就可以保存歷史紀(jì)錄。 5.輸出數(shù)據(jù)會(huì)自動(dòng)清除以前的數(shù)據(jù) 6.可隱藏自定義格式，簡(jiǎn)化操作 7.一些小的BUG修正。 版本為pctolcd2.03 5月3日凌晨發(fā)布第三測(cè)試版 更新如下: 1.增加了一些小東西，例如演示動(dòng)畫一類的，我懶的一一寫了 2.改掉一些可惡的小BUG，例如點(diǎn)陣輸入框的自動(dòng)完成。 3.增加大量文字處理和導(dǎo)入TXT文本文件功能，并且可以去除文本中的空白和重復(fù)字符， 可以對(duì)文本進(jìn)行排序，適合于生成小字庫(kù)。我這里測(cè)試是3萬(wàn)多字的TXT文件在2分鐘內(nèi)轉(zhuǎn)成16X16點(diǎn)陣的字庫(kù)文件。 版本號(hào)為pctolcd2.53 由于本軟件側(cè)重于對(duì)字符的處理，所以在圖象方面功能較弱，請(qǐng)見晾。 5月8日發(fā)布正式版 正式版已經(jīng)開始朝著液晶字庫(kù)生成軟件的方向進(jìn)化了,我在后來(lái)的更新中把主要精力也放 在這部分,由于我目前還沒(méi)有發(fā)現(xiàn)有同類的軟件具備這個(gè)功能,也無(wú)法得到任何的參考,只能 自己摸索前進(jìn),所以如果還有不方便的地方請(qǐng)大家多提意見. 具體更新如下: 1.重寫大部分的內(nèi)核代碼以配合漢字庫(kù)生成的功能,目前這個(gè)內(nèi)核已經(jīng)進(jìn)行了反復(fù)的測(cè)試, 相信穩(wěn)定性和速度較前一版本有了巨大的提高. 2.去掉那個(gè)比較愚蠢的熱鍵區(qū)了,因?yàn)橛锰幉淮? 3.增加漢字庫(kù)生成功能,這是最重要的改進(jìn)之處,下文將詳細(xì)介紹. 4.修正許多小BUG,使軟件更加成熟些. 5月12日發(fā)布完美版 這次發(fā)布的PCtoLCD2002完美版與前一版本相比沒(méi)有增加太多的功能，因?yàn)槲矣X得現(xiàn)有的這些功能已經(jīng)足夠用于生成各種字模的需要了，所以完美版的主要工作是反復(fù)測(cè)試，精心去除各種BUG，以及調(diào)節(jié)一些細(xì)微之處，目的當(dāng)然就是追求完美！不過(guò)世上不會(huì)有真正完美的東西，這個(gè)軟件也不例外，而且這個(gè)軟件從頭至尾全部是我一個(gè)人編寫完成，精力有限，難免會(huì)顧此失彼，如果大家發(fā)現(xiàn)了這個(gè)版本中存在的BUG，請(qǐng)及時(shí)告訴我。 更新說(shuō)明： 1。界面采用新的字體，不會(huì)再有那種難看的黑色粗體字，比以前的要漂亮多了。 2。加入全面的提示幫助，盡量減少普通用戶的各種疑惑。 3。修正生成文件的擴(kuò)展名的一些BUG，不會(huì)總是加上FON的擴(kuò)展名了。 4。修正生成字模數(shù)據(jù)的一些格式BUG，現(xiàn)在生成的C51格式字模數(shù)據(jù)基本上可以直接粘貼到源程序中使用而不需要修改了 5。加入新的字模數(shù)據(jù)格式調(diào)整項(xiàng)，允許用戶更自由的定制自己需要的數(shù)據(jù)格式 6。最重要的更新：全面支持保存當(dāng)前設(shè)置功能，用戶設(shè)置的字模格式，主窗口狀態(tài)和字庫(kù)生成窗口選項(xiàng)信息均可保存，下一次打開窗口時(shí)不用重新設(shè)置。 7。修正了新建圖象時(shí)會(huì)自動(dòng)跳到圖形模式的BUG 8。增加輸出緊湊格式數(shù)據(jù)選項(xiàng)，可以生成不包含空白行的字模數(shù)據(jù)。 9。完善了每行數(shù)據(jù)顯示個(gè)數(shù)的功能，可以任意設(shè)置每行顯示的數(shù)據(jù)個(gè)數(shù)，并同時(shí)可以設(shè)置每行索引數(shù)據(jù)顯示個(gè)數(shù)。 10。修正了取模說(shuō)明的一些錯(cuò)誤，并改動(dòng)了格式。 11。現(xiàn)在當(dāng)用戶選擇10進(jìn)制輸出時(shí)，會(huì)自動(dòng)去掉生成字模數(shù)據(jù)前的“0x",或后面的“H”，選擇16進(jìn)制時(shí)則會(huì)自動(dòng)加上。 12。對(duì)各個(gè)窗體重新設(shè)計(jì)以全面適應(yīng)最大化的需要，如果您覺得當(dāng)前窗口不夠大，可以最大化使用。 13。增加生成英文點(diǎn)陣字庫(kù)功能，可自動(dòng)生成ASCII碼從0-127的任意點(diǎn)陣字庫(kù)，使用方法同生成國(guó)標(biāo)點(diǎn)陣字庫(kù)功能。 14。再次優(yōu)化代碼，去掉各種調(diào)試信息，使程序速度再快一些。 15。還有許多細(xì)微的調(diào)整我記不清了…… 需要注意的地方： 在測(cè)試的過(guò)程中我發(fā)現(xiàn)了一個(gè)問(wèn)題：在WIN98或WINME下當(dāng)用戶直接生成特大點(diǎn)陣的字模時(shí)（例如320*320，1024*768的漢字字模），此時(shí)由于數(shù)據(jù)量非常龐大，而WIN98/WINME會(huì)有64K的數(shù)據(jù)容量限制，所以在主窗口中是無(wú)法得到全部的字模數(shù)據(jù)的，這時(shí)您需要使用字庫(kù)生成功能，通過(guò)形成一個(gè)數(shù)據(jù)文件才能得到完整的字模數(shù)據(jù)。 我認(rèn)為到現(xiàn)在這個(gè)軟件功能已經(jīng)很完善了，但可能使用上有點(diǎn)不方便，如果你有什么不明白 的地方，可以發(fā)帖子或發(fā)MAIL詢問(wèn)
上傳時(shí)間： 2013-07-26
上傳用戶：sssnaxie
大圓機(jī)是一種涉及到計(jì)算機(jī)、機(jī)械、電子、控制等諸多領(lǐng)域，比較復(fù)雜的典型機(jī)電一體化產(chǎn)品。近幾年來(lái)，伴隨著我國(guó)針織行業(yè)的快速發(fā)展，大圓機(jī)的需求日益加大，傳統(tǒng)的基于MCU面板控制和采用薄膜按鍵方式的大圓機(jī)控制系統(tǒng)已經(jīng)無(wú)法滿足需求。隨著微處理器技術(shù)的發(fā)展，嵌入式技術(shù)以其高集成度和高穩(wěn)定性、高性價(jià)比在工控領(lǐng)域有著廣闊的應(yīng)用前景。 近幾年，隨著嵌入式技術(shù)的發(fā)展，對(duì)人機(jī)界面的要求越來(lái)越高，友好的圖形人機(jī)界面為嵌入式系統(tǒng)的人機(jī)交互提供了豐富的圖形圖像信息。uC/GUI是一款不僅可以實(shí)現(xiàn)快速開發(fā)，而且能夠提供低功耗型GUI支持的嵌入式GUI軟件。用戶可以使用它方便地定制出自己的圖形用戶界面，完成各種應(yīng)用程序的開發(fā)。因此已經(jīng)被越來(lái)越多的領(lǐng)域所采用。 本文在對(duì)大圓機(jī)系統(tǒng)的功能和控制要求進(jìn)行分析的基礎(chǔ)上，提出了一個(gè)以ARM微處理器和CPLD器件為中心構(gòu)建硬件平臺(tái)、基于uC/OS-Ⅱ和uC/GUI的嵌入式大圓機(jī)控制系統(tǒng)解決方案。 此方案中的硬件平臺(tái)由主CPU核心應(yīng)用系統(tǒng)電路、人機(jī)交互接口電路、協(xié)處理器CPLD模塊電路等部分組成。主CPU采用Samsung公司的基于ARM7內(nèi)核的S3C44BOX處理器，人機(jī)交互接口電路采用觸摸屏和LCD液晶顯示器，為了解決閉環(huán)控制的問(wèn)題，采用了CPLD作為協(xié)處理器，進(jìn)行外圍擴(kuò)展構(gòu)成控制電路，軟件部分包括uC/OS-Ⅱ、Boot Loader、設(shè)備驅(qū)動(dòng)程序、人機(jī)界面和主控制應(yīng)用程序等。其中Boot Loader支持系統(tǒng)啟動(dòng),程序下載到RAM執(zhí)行和燒寫到Flash存儲(chǔ)器等功能,而人機(jī)界面和主控制應(yīng)用程序則基于設(shè)備驅(qū)動(dòng)程序?qū)崿F(xiàn)了對(duì)于大圓機(jī)系統(tǒng)的控制。 與傳統(tǒng)的基于MCU或工控機(jī)的大圓機(jī)控制系統(tǒng)相比，基于此設(shè)計(jì)方案實(shí)現(xiàn)的控制系統(tǒng)具有低成本、高集成度和高性能等特點(diǎn)，具有較大的實(shí)用價(jià)值和廣闊的應(yīng)用前景。
標(biāo)簽： CPLD ARM 控制系統(tǒng)
上傳時(shí)間： 2013-07-13
上傳用戶：皇族傳媒
隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問(wèn)世，可以滿足不同場(chǎng)景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來(lái)越多地受到業(yè)界的關(guān)注和重視。 本文主要從TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)(RRU)和軟件無(wú)線電技術(shù)的發(fā)展入手，重點(diǎn)研究TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。TD—SCDMA通信系統(tǒng)通過(guò)靈活分配不同的上下行時(shí)隙，實(shí)現(xiàn)業(yè)務(wù)的不對(duì)稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復(fù)雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時(shí)隙數(shù)增加而增加，對(duì)整個(gè)頻點(diǎn)拉遠(yuǎn)系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無(wú)線電平臺(tái)，一方面軟件算法可以有效保證時(shí)隙分配的準(zhǔn)確性，保證對(duì)前端控制器的開關(guān)控制，以及對(duì)上下行功率讀取計(jì)算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對(duì)前端放大器線性輸出能力的要求。 本文主要研究軟件無(wú)線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實(shí)現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補(bǔ)償濾波器以及5級(jí)CIC濾波器級(jí)聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實(shí)現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
標(biāo)簽： TDSCDMA FPGA 頻點(diǎn)
上傳時(shí)間： 2013-04-24
上傳用戶：18752787361
隨著嵌入式控制在工業(yè)領(lǐng)域的不斷滲入，進(jìn)入21世紀(jì)之后，基于ARM體系Linux操作系統(tǒng)的嵌入式一體化工業(yè)控制系統(tǒng)成為了工業(yè)控制的主要發(fā)展方向，ARM芯片不僅體積小，功耗低，而且功能強(qiáng)；Linux由于其開源，穩(wěn)定以及成本低的優(yōu)點(diǎn)，在嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。 本文研究的主要內(nèi)容是基于Linux操作系統(tǒng)ARM體系的嵌入式工控一體機(jī)設(shè)計(jì)與實(shí)現(xiàn)。該嵌入式工控一體機(jī)是基于Motorola公司研發(fā)的ARM9嵌入式系統(tǒng)和Linux操作系統(tǒng)的設(shè)備，整個(gè)系統(tǒng)體積小，結(jié)構(gòu)精簡(jiǎn)，并有很高的執(zhí)行效率。它根據(jù)特定的工業(yè)控制對(duì)象定制特定的模型與控制算法。另外，該設(shè)備自身還具備各種數(shù)字PID控制算法，實(shí)現(xiàn)PID閉環(huán)控制。可以應(yīng)用于工業(yè)控制領(lǐng)域中的各類被控設(shè)備，以及為高校自動(dòng)化控制實(shí)驗(yàn)和工業(yè)應(yīng)用研究提供解決方案。它的軟件編程由Qt集成開發(fā)環(huán)境實(shí)現(xiàn)，Qt是基于C++的針對(duì)構(gòu)造圖形用戶界面（程序）所使用的GUI工具包，它速度塊，易于使用，并具有很好的可移植性。 本文首先對(duì)嵌入式系統(tǒng)進(jìn)行選型，然后提出了系統(tǒng)的軟硬件整體架構(gòu)和系統(tǒng)的啟動(dòng)流程。接著介紹了系統(tǒng)開發(fā)環(huán)境的搭建，包括啟動(dòng)加載器的設(shè)計(jì)和實(shí)現(xiàn)，Linux內(nèi)核的移植，設(shè)備驅(qū)動(dòng)程序的編寫以及圖形用戶界面的實(shí)現(xiàn)。最后，詳細(xì)介紹了一個(gè)具有創(chuàng)新性的案例作為該嵌入式Linux工控一體機(jī)作為通訊和控制終端的典型應(yīng)用。 該嵌入式Linux工控一體機(jī)具有極好的實(shí)用性和應(yīng)用前景，并且其設(shè)計(jì)和實(shí)現(xiàn)過(guò)程對(duì)于其它嵌入式平臺(tái)也具有很好的參考價(jià)值。
上傳時(shí)間： 2013-07-27
上傳用戶：zhaiyanzhong
《計(jì)算機(jī)組成原理》是計(jì)算機(jī)系的一門核心課程。但是它涉及的知識(shí)面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲(chǔ)系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學(xué)生在學(xué)習(xí)該課程時(shí)，普遍覺得內(nèi)容抽象難于理解。但借助于該計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)，學(xué)生通過(guò)實(shí)驗(yàn)環(huán)節(jié)，可以進(jìn)一步融會(huì)貫通學(xué)習(xí)內(nèi)容，掌握計(jì)算機(jī)各模塊的工作原理，相互關(guān)系的來(lái)龍去脈。 為了增強(qiáng)實(shí)驗(yàn)系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實(shí)驗(yàn)成本，我們采用FPGA芯片技術(shù)來(lái)徹底更新現(xiàn)有的計(jì)算器組成原理實(shí)驗(yàn)平臺(tái)。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語(yǔ)言所編寫出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計(jì)概念，使實(shí)驗(yàn)系統(tǒng)具有極強(qiáng)的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進(jìn)和擴(kuò)充變得十分簡(jiǎn)易和方便，而且使學(xué)生自己設(shè)計(jì)不同的實(shí)驗(yàn)變?yōu)榭赡堋Ｓ?jì)算機(jī)組成原理實(shí)驗(yàn)的最終目的是讓學(xué)生能夠設(shè)計(jì)CPU，但首先，學(xué)生必須知道CPU的各個(gè)功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計(jì)出一個(gè)教學(xué)用的以FPGA芯片為核心的硬件平臺(tái)，然后在此基礎(chǔ)上開發(fā)出VHDL部件庫(kù)及主要邏輯功能，并設(shè)計(jì)出一套實(shí)驗(yàn)。 本文重點(diǎn)研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標(biāo)準(zhǔn)化和硬件描述能力，現(xiàn)代CPU的主要功能如計(jì)算，存儲(chǔ)，I/O操作等均可由VHDL來(lái)實(shí)現(xiàn)。同時(shí)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容，包括時(shí)序電路的組成及控制原理實(shí)驗(yàn)、八位運(yùn)算器的組成及復(fù)合運(yùn)算實(shí)驗(yàn)、存儲(chǔ)器實(shí)驗(yàn)、數(shù)據(jù)通路實(shí)驗(yàn)、浮點(diǎn)運(yùn)算器實(shí)驗(yàn)、多流水線處理器實(shí)驗(yàn)等，這些實(shí)驗(yàn)形成一個(gè)相互關(guān)聯(lián)的系統(tǒng)。每個(gè)實(shí)驗(yàn)先由教師講解原理及原理圖，學(xué)生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學(xué)生實(shí)驗(yàn)實(shí)際上是編寫VHDL，不需要寫得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺(tái)，這樣既不會(huì)讓學(xué)生花太多的時(shí)間在畫電路圖上，又能讓學(xué)生更好的理解每個(gè)部件的工作原理和工作過(guò)程。 論文首先研究分析了FPGA硬件實(shí)驗(yàn)平臺(tái)，即實(shí)驗(yàn)系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實(shí)驗(yàn)要求，規(guī)劃不同實(shí)驗(yàn)控制邏輯。用戶可選擇不同的實(shí)驗(yàn)邏輯，通過(guò)把實(shí)驗(yàn)邏輯下載到FPGA芯片中構(gòu)成自己的實(shí)驗(yàn)平臺(tái)。 其次，論文詳細(xì)的闡述了VHDL模塊化設(shè)計(jì)，如何運(yùn)用VHDL技術(shù)來(lái)依次實(shí)現(xiàn)CPU的各個(gè)功能部件。VHDL語(yǔ)言作為一種國(guó)際標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，自1987年獲得IEEE批準(zhǔn)以來(lái)，經(jīng)過(guò)了1993年和2001年兩次修改，至今已被眾多的國(guó)際知名電子設(shè)計(jì)自動(dòng)化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計(jì)工具一起廣泛地進(jìn)入了數(shù)字系統(tǒng)設(shè)計(jì)與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計(jì)技術(shù)。再次，論文針對(duì)實(shí)驗(yàn)平臺(tái)中遇到的較為棘手的多流水線等問(wèn)題，也進(jìn)行了深入的闡述和剖析。學(xué)生需要什么樣的實(shí)驗(yàn)條件，實(shí)驗(yàn)內(nèi)容及步驟才能了解當(dāng)今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計(jì)，運(yùn)行原理。另外，本論文的背景是需要學(xué)生熟悉基本的VHDL知識(shí)或技能，因?yàn)閷?shí)驗(yàn)是在編寫VHDL代碼的前提下完成的。 本文在基于實(shí)驗(yàn)室的環(huán)境下，基本上較為完整的實(shí)現(xiàn)了一個(gè)基于FPGA的實(shí)驗(yàn)平臺(tái)方案。在此基礎(chǔ)上，進(jìn)行了部分功能的測(cè)試和部分性能方面的分析。本論文的研究，為FPGA在實(shí)際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對(duì)FPGA與VHDL標(biāo)準(zhǔn)的進(jìn)一步發(fā)展具有重要的理論和現(xiàn)實(shí)意義。
標(biāo)簽： 計(jì)算機(jī)組成 實(shí)驗(yàn)
上傳時(shí)間： 2013-04-24
上傳用戶：小強(qiáng)mmmm
隨著數(shù)字技術(shù)的高速發(fā)展，越來(lái)越多的針對(duì)數(shù)字視頻壓縮、傳送、顯示等的設(shè)備涌入市場(chǎng)。要從這些良莠不齊的產(chǎn)品中挑選出令人滿意的商品，一套良好的數(shù)字視頻測(cè)試設(shè)備就必不可少。然而，現(xiàn)階段大多數(shù)數(shù)字視頻信號(hào)源都存在不同的缺點(diǎn)，如測(cè)試圖像種類太少、沒(méi)有動(dòng)態(tài)測(cè)試源、缺乏專用測(cè)試信號(hào)等。為有效克服這些缺陷，作者設(shè)計(jì)并開發(fā)了一套基于FPGA的數(shù)字視頻信號(hào)發(fā)生器。整個(gè)系統(tǒng)包括硬件平臺(tái)和圖像格式轉(zhuǎn)換軟件兩大部分。硬件平臺(tái)本身即為獨(dú)立的信號(hào)發(fā)生器，可以生成多種測(cè)試圖像。配備了圖像格式轉(zhuǎn)換軟件，就可以實(shí)現(xiàn)硬件平臺(tái)從PC機(jī)接收各種靜態(tài)測(cè)試圖像、動(dòng)態(tài)測(cè)試序列，不斷更新測(cè)試圖像庫(kù)。整個(gè)系統(tǒng)具有良好的硬件體系結(jié)構(gòu)、便捷的輸入接口，穩(wěn)定的信號(hào)輸出，同時(shí)操作靈活、方便，易于升級(jí)更新。 在系統(tǒng)的開發(fā)過(guò)程中，使用了多種硬件、軟件開發(fā)工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于軟硬件調(diào)試均由同一人完成，因此整個(gè)系統(tǒng)具備良好的統(tǒng)一性和兼容性。 另外，作者還研究并設(shè)計(jì)了一種針對(duì)H.264編解碼器壓縮損傷的測(cè)試信號(hào)。評(píng)估一個(gè)編碼器的性能可采用主觀評(píng)價(jià)或客觀評(píng)價(jià)兩種方法。其中主觀評(píng)價(jià)最為直接、有效。本文在依托主觀評(píng)價(jià)方法的基礎(chǔ)上，結(jié)合客觀參數(shù)的指導(dǎo)性，研究并設(shè)計(jì)一種通過(guò)人眼就可以方便的觀測(cè)到實(shí)際存在的壓縮損傷的測(cè)試信號(hào)，以達(dá)到直接對(duì)編解碼器性能進(jìn)行比較的目的。
標(biāo)簽： FPGA 數(shù)字視頻 信號(hào)發(fā)生器
上傳時(shí)間： 2013-07-19
上傳用戶：cxl274287265
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
