由于CMOS器件靜電損傷90%是延遲失效，對整機應用的可靠性影響太大，因而有必要對CMOS器件進行抗靜電措施。本文描述了CMOS器件受靜電損傷的機理，從而對設計人員提出了幾種在線路設計中如何抗靜電，以保護CMOS器件不受損傷。
上傳時間： 2013-11-05
上傳用戶：yupw24
電壓源電流源名字上僅差一個字…HE HE.有一些朋友對此不太明白.所以特此說明下…并以軟件仿真…詳細介紹工作原理…以及注意事項….下面就是電壓源和電流的符號…左邊是電流源,右邊是電壓源. 電壓源…電壓源其實就是我們普通經常用的一種電源.比如說電池呀電瓶或自己做的穩壓電路.一般屬于電壓源… 電壓源的特性是: 輸出端,可以開路,但不能短路…總而言之電壓源的輸出電壓是恒定的…比如5V 電壓源輸出的電壓就是5V.隨不同的負載會改變電流…比如在5V 的電壓源上加一個1 歐的負載… 流過的電流就是5/1=5A 電流… 如果接的電阻為2 歐.流過電流就等于5/2=2.5A….這個簡單的計算相信誰都會…電流源電流源和電壓源區別比較大…電流源輸出端不能開路,但可以短路…為什么不能開路呢…HE HE…是因為開路了…電流源輸出的電壓就為無限高了…(實際上電壓也是有一定值的)總而言之電流源的輸出電流是恒定的.不管你負載的大小…就是你短路了.他的電流還是保持不變.改變的是電壓…比如一個1A的恒流源…你接上一個1歐的負載…他輸出的電壓是.1x1=1V 電壓…當你接上一個10 歐電阻的時候…他就是1x10=10V電壓輸出…
上傳時間： 2013-10-08
上傳用戶：kaixinxin196
有時候，做元件封裝的時候，做得不是按中心設置為原點（不提倡這種做法），所以制成之后導出來的坐標圖和直接提供給貼片廠的要求相差比較大。比如，以元件的某一個pin 腳作為元件的原點，明顯就有問題，直接修改封裝的話，PCB又的重新調整。所以想到一個方法：把每個元件所有的管腳的X坐標和Y坐標分別求平均值，就為元件的中心。
上傳時間： 2013-11-01
上傳用戶：ccccccc
EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發環境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業軟件公司，業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產品而開發的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優化設計，提高資源利用率，降低功耗，改善性能，比較適合產品開發單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境 由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優勢是功能全集成化，可以加快動態調試，縮短開發周期；缺點是在綜合和仿真環節與專業的軟件相比，都不是非常優秀的。 (2) 綜合類 這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化，將硬件描述語句（通常是系統級的行為描述語句）翻譯成最基本的與或非門的連接關系（網表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果，在進行較復雜的設計時，基本上都使用這些專業的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業的仿真軟件。因為同樣的設計輸入，專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優化能力突出，有的仿真模擬功能強，好在多數工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調用Modelsim和 Synplify進行仿真和綜合。 如果設計的硬件系統不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計，則常規的方法是多種EDA工具協調工作，集各家之所長來完成設計流程。
上傳時間： 2013-11-19
上傳用戶：wxqman
一、PCB設計團隊的組建建議 二、高性能PCB設計的硬件必備基礎三、高性能PCB設計面臨的挑戰和工程實現 1.研發周期的挑戰 2.成本的挑戰 3.高速的挑戰 4.高密的挑戰 5.電源、地噪聲的挑戰 6.EMC的挑戰 7.DFM的挑戰四、工欲善其事，必先利其器摘要：本文以IT行業的高性能的PCB設計為主線，結合Cadence在高速PCB設計方面的強大功能，全面剖析高性能PCB設計的工程實現。正文：電子產業在摩爾定律的驅動下，產品的功能越來越強，集成度越來越高、信號的速率越來越快，產品的研發周期也越來越短，PCB的設計也隨之進入了高速PCB設計時代。PCB不再僅僅是完成互連功能的載體，而是作為所有電子產品中一個極為重要的部件。本文從高性能PCB設計的工程實現的角度，全面剖析IT行業高性能PCB設計的方方面面。實現高性能的PCB設計首先要有一支高素質的PCB設計團隊。一、PCB設計團隊的組建建議自從PCB設計進入高速時代，原理圖、PCB設計由硬件工程師全權負責的做法就一去不復返了,專職的PCB工程師也就應運而生。
上傳時間： 2013-11-23
上傳用戶：talenthn
PCB 布線原則連線精簡原則連線要精簡，盡可能短，盡量少拐彎，力求線條簡單明了，特別是在高頻回路中，當然為了達到阻抗匹配而需要進行特殊延長的線就例外了，例如蛇行走線等。安全載流原則銅線的寬度應以自己所能承載的電流為基礎進行設計，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導線的寬度和導線面積以及導電電流的關系（軍品標準），可以根據這個基本的關系對導線寬度進行適當的考慮。印制導線最大允許工作電流（導線厚50um，允許溫升10℃）導線寬度（Mil） 導線電流（A） 其中:K 為修正系數，一般覆銅線在內層時取0.024，在外層時取0.048；T 為最大溫升，單位為℃;A 為覆銅線的截面積，單位為mil（不是mm，注意）；I 為允許的最大電流，單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識點比較多，例如銅膜線的拐彎處應為圓角或斜角（因為高頻時直角或者尖角的拐彎會影響電氣性能）雙面板兩面的導線應互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。一、 通常一個電子系統中有各種不同的地線，如數字地、邏輯地、系統地、機殼地等，地線的設計原則如下：1、 正確的單點和多點接地在低頻電路中，信號的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而應采用一點接地。當信號工作頻率大于10MHZ 時，如果采用一點接地，其地線的長度不應超過波長的1/20，否則應采用多點接地法。2、 數字地與模擬地分開若線路板上既有邏輯電路又有線性電路，應盡量使它們分開。一般數字電路的抗干擾能力比較強，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應該分開布局布線。3、 接地線應盡量加粗若接地線用很細的線條，則接地電位會隨電流的變化而變化，使抗噪性能降低。因此應將地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2~3mm 以上。4、 接地線構成閉環路只由數字電路組成的印制板，其接地電路布成環路大多能提高抗噪聲能力。因為環形地線可以減小接地電阻，從而減小接地電位差。二、 配置退藕電容PCB 設計的常規做法之一是在印刷板的各個關鍵部位配置適當的退藕電容，退藕電容的一般配置原則是：?電電源的輸入端跨½10~100uf的的電解電容器，如果印制電路板的位置允許，采Ó100uf以以上的電解電容器抗干擾效果會更好¡���?原原則上每個集成電路芯片都應布置一¸0.01uf~`0.1uf的的瓷片電容，如遇印制板空隙不夠，可Ã4~8個個芯片布置一¸1~10uf的的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感，最好使用鉭電容或聚碳酸醞電容）。���?對對于抗噪能力弱、關斷時電源變化大的器件，ÈRA、¡ROM存存儲器件，應在芯片的電源線和地線之間直接接入退藕電容¡���?電電容引線不能太長，尤其是高頻旁路電容不能有引線¡三¡過過孔設¼在高ËPCB設設計中，看似簡單的過孔也往往會給電路的設計帶來很大的負面效應，為了減小過孔的寄生效應帶來的不利影響，在設計中可以盡量做到£���?從從成本和信號質量兩方面來考慮，選擇合理尺寸的過孔大小。例如¶6- 10層層的內存模¿PCB設設計來說，選Ó10/20mi（（鉆¿焊焊盤）的過孔較好，對于一些高密度的小尺寸的板子，也可以嘗試使Ó8/18Mil的的過孔。在目前技術條件下，很難使用更小尺寸的過孔了（當孔的深度超過鉆孔直徑µ6倍倍時，就無法保證孔壁能均勻鍍銅）；對于電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗¡���?使使用較薄µPCB板板有利于減小過孔的兩種寄生參數¡���? PCB板板上的信號走線盡量不換層，即盡量不要使用不必要的過孔¡���?電電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好¡���?在在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過孔¡四¡降降低噪聲與電磁干擾的一些經Ñ?能能用低速芯片就不用高速的，高速芯片用在關鍵地方¡?可可用串一個電阻的方法，降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼，ÈRC設設置電流阻尼¡?使使用滿足系統要求的最低頻率時鐘¡?時時鐘應盡量靠近到用該時鐘的器件，石英晶體振蕩器的外殼要接地¡?用用地線將時鐘區圈起來，時鐘線盡量短¡?石石英晶體下面以及對噪聲敏感的器件下面不要走線¡?時時鐘、總線、片選信號要遠ÀI/O線線和接插件¡?時時鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅驅動電路盡量靠½PCB板板邊，讓其盡快離¿PC。。對進ÈPCB的的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射¡? MCU無無用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空¡?閑閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線，以減小高頻信號對外的發射與耦合¡?印印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件呀距離再遠一些¡?單單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘¡?對¶A/D類類器件，數字部分與模擬部分不要交叉¡?元元件引腳盡量短，去藕電容引腳盡量短¡?關關鍵的線要盡量粗，并在兩邊加上保護地，高速線要短要直¡?對對噪聲敏感的線不要與大電流，高速開關線并行¡?弱弱信號電路，低頻電路周圍不要形成電流環路¡?任任何信號都不要形成環路，如不可避免，讓環路區盡量小¡?每每個集成電路有一個去藕電容。每個電解電容邊上都要加一個小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲能電容，使用管狀電容時，外殼要接地¡?對對干擾十分敏感的信號線要設置包地，可以有效地抑制串擾¡?信信號在印刷板上傳輸，其延遲時間不應大于所有器件的標稱延遲時間¡環境效應原Ô要注意所應用的環境，例如在一個振動或者其他容易使板子變形的環境中采用過細的銅膜導線很容易起皮拉斷等¡安全工作原Ô要保證安全工作，例如要保證兩線最小間距要承受所加電壓峰值，高壓線應圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規范原則走線設計要考慮組裝是否方便，例如印制板上有大面積地線和電源線區時（面積超¹500平平方毫米），應局部開窗口以方便腐蝕等。此外還要考慮組裝規范設計，例如元件的焊接點用焊盤來表示，這些焊盤（包括過孔）均會自動不上阻焊油，但是如用填充塊當表貼焊盤或用線段當金手指插頭，而又不做特別處理，（在阻焊層畫出無阻焊油的區域），阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯誤£SMD器器件的引腳與大面積覆銅連接時，要進行熱隔離處理，一般是做一¸Track到到銅箔，以防止受熱不均造成的應力集Ö而導致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過孔時，必須做一個孔蓋，以防止焊錫流出等。經濟原則遵循該原則要求設計者要對加工，組裝的工藝有足夠的認識和了解，例È5mil的的線做腐蝕要±8mil難難，所以價格要高，過孔越小越貴等熱效應原則在印制板設計時可考慮用以下幾種方法：均勻分布熱負載、給零件裝散熱器，局部或全局強迫風冷。從有利于散熱的角度出發，印制板最好是直立安裝，板與板的距離一般不應小Ó2c，，而且器件在印制板上的排列方式應遵循一定的規則£同一印制板上的器件應盡可能按其發熱量大小及散熱程度分區排列，發熱量小或耐熱性差的器件（如小信號晶體管、小規模集³電路、電解電容等）放在冷卻氣流的最上（入口處），發熱量大或耐熱性好的器件（如功率晶體管、大規模集成電路等）放在冷卻Æ流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時對其他器件溫度的影響。對溫度比較敏感的器件最好安置在溫度最低的區域（如設備的µ部），千萬不要將它放在發熱器件的正上方，多個器件最好是在水平面上交錯布局¡設備內印制板的散熱主要依靠空氣流動，所以在設計時要研究空氣流動的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過降額使用，做等溫處理等方法也是熱設計中經常使用的手段¡
上傳時間： 2013-11-24
上傳用戶：氣溫達上千萬的
諸如電信設備、存儲模塊、光學繫統、網絡設備、服務器和基站等許多復雜繫統都采用了 FPGA 和其他需要多個電壓軌的數字 IC，這些電壓軌必須以一個特定的順序進行啟動和停機操作，否則 IC 就會遭到損壞。
上傳時間： 2014-12-24
上傳用戶：packlj
為降低大功率開關電源設計時功率器件的選擇、開關頻率和功率密度的提高所面臨的困難，改善單電源供電的可靠性，設計并制作程控開關電源并聯供電系統。系統由2個額定輸出功率為16 W的8 V DC/DC模塊構成的程控開關電源并聯供電系統。以STM32F103微控制器為核心芯片，通過程序控制內部DAC調節PWM主控芯片UC3845的反饋端電壓，使DC/DC模塊輸出電壓產生微小變動，進而可調整DC/DC模塊的輸出電流并實時分配各DC/DC模塊的輸出電流，軟件采用PI算法。試驗表明，系統滿載效率高于80.23%，電流分配誤差最大為1.54%；電源輸出在1 s內快速達到穩態；系統以4.5 A為閾值實現過流保護和自恢復功能。
上傳時間： 2013-11-15
上傳用戶：王慶才
模塊電源的電氣性能是通過一系列測試來呈現的，下列為一般的功能性測試項目，詳細說明如下： 電源調整率(Line Regulation) 負載調整率(Load Regulation) 綜合調整率(Conmine Regulation) 輸出漣波及雜訊(Ripple & Noise) 輸入功率及效率(Input Power, Efficiency) 動態負載或暫態負載(Dynamic or Transient Response) 起動(Set-Up)及保持(Hold-Up)時間 常規功能(Functions)測試 1. 電源調整率 電源調整率的定義為電源供應器于輸入電壓變化時提供其穩定輸出電壓的能力。測試步驟如下：于待測電源供應器以正常輸入電壓及負載狀況下熱機穩定后，分別于低輸入電壓(Min)，正常輸入電壓(Normal)，及高輸入電壓(Max)下測量并記錄其輸出電壓值。 電源調整率通常以一正常之固定負載(Nominal Load)下，由輸入電壓變化所造成其輸出電壓偏差率(deviation)的百分比，如下列公式所示： [Vo(max)-Vo(min)] / Vo(normal) 2. 負載調整率 負載調整率的定義為開關電源于輸出負載電流變化時，提供其穩定輸出電壓的能力。測試步驟如下：于待測電源供應器以正常輸入電壓及負載狀況下熱機穩定后，測量正常負載下之輸出電壓值，再分別于輕載(Min)、重載(Max)負載下，測量并記錄其輸出電壓值(分別為Vo(max)與Vo(min))，負載調整率通常以正常之固定輸入電壓下，由負載電流變化所造成其輸出電壓偏差率的百分比，如下列公式所示： [Vo(max)-Vo(min)] / Vo(normal) 3. 綜合調整率 綜合調整率的定義為電源供應器于輸入電壓與輸出負載電流變化時，提供其穩定輸出電壓的能力。這是電源調整率與負載調整率的綜合，此項測試系為上述電源調整率與負載調整率的綜合，可提供對電源供應器于改變輸入電壓與負載狀況下更正確的性能驗證。 綜合調整率用下列方式表示：于輸入電壓與輸出負載電流變化下，其輸出電壓之偏差量須于規定之上下限電壓范圍內(即輸出電壓之上下限絕對值以內)或某一百分比界限內。 4. 輸出雜訊 輸出雜訊(PARD)系指于輸入電壓與輸出負載電流均不變的情況下，其平均直流輸出電壓上的周期性與隨機性偏差量的電壓值。輸出雜訊是表示在經過穩壓及濾波后的直流輸出電壓上所有不需要的交流和噪聲部份(包含低頻之50/60Hz電源倍頻信號、高于20 KHz之高頻切換信號及其諧波，再與其它之隨機性信號所組成))，通常以mVp-p峰對峰值電壓為單位來表示。 一般的開關電源的規格均以輸出直流輸出電壓的1%以內為輸出雜訊之規格，其頻寬為20Hz到20MHz。電源實際工作時最惡劣的狀況(如輸出負載電流最大、輸入電源電壓最低等)，若電源供應器在惡劣環境狀況下，其輸出直流電壓加上雜訊后之輸出瞬時電壓，仍能夠維持穩定的輸出電壓不超過輸出高低電壓界限情形，否則將可能會導致電源電壓超過或低于邏輯電路(如TTL電路)之承受電源電壓而誤動作，進一步造成死機現象。 同時測量電路必須有良好的隔離處理及阻抗匹配，為避免導線上產生不必要的干擾、振鈴和駐波，一般都采用雙同軸電纜并以50Ω于其端點上，并使用差動式量測方法(可避免地回路之雜訊電流)，來獲得正確的測量結果。 5. 輸入功率與效率 電源供應器的輸入功率之定義為以下之公式： True Power = Pav(watt) = Vrms x Arms x Power Factor 即為對一周期內其輸入電壓與電流乘積之積分值，需注意的是Watt≠VrmsArms而是Watt=VrmsArmsxP.F.，其中P.F.為功率因素(Power Factor)，通常無功率因素校正電路電源供應器的功率因素在0.6～0.7左右，其功率因素為1～0之間。 電源供應器的效率之定義為為輸出直流功率之總和與輸入功率之比值。效率提供對電源供應器正確工作的驗證，若效率超過規定范圍，即表示設計或零件材料上有問題，效率太低時會導致散熱增加而影響其使用壽命。 6. 動態負載或暫態負載 一個定電壓輸出的電源，于設計中具備反饋控制回路，能夠將其輸出電壓連續不斷地維持穩定的輸出電壓。由于實際上反饋控制回路有一定的頻寬，因此限制了電源供應器對負載電流變化時的反應。若控制回路輸入與輸出之相移于增益(Unity Gain)為1時，超過180度，則電源供應器之輸出便會呈現不穩定、失控或振蕩之現象。實際上，電源供應器工作時的負載電流也是動態變化的，而不是始終維持不變(例如硬盤、軟驅、CPU或RAM動作等)，因此動態負載測試對電源供應器而言是極為重要的。可編程序電子負載可用來模擬電源供應器實際工作時最惡劣的負載情況，如負載電流迅速上升、下降之斜率、周期等，若電源供應器在惡劣負載狀況下，仍能夠維持穩定的輸出電壓不產生過高激(Overshoot)或過低(Undershoot)情形，否則會導致電源之輸出電壓超過負載組件(如TTL電路其輸出瞬時電壓應介于4.75V至5.25V之間，才不致引起TTL邏輯電路之誤動作)之承受電源電壓而誤動作，進一步造成死機現象。 7. 啟動時間與保持時間 啟動時間為電源供應器從輸入接上電源起到其輸出電壓上升到穩壓范圍內為止的時間，以一輸出為5V的電源供應器為例，啟動時間為從電源開機起到輸出電壓達到4.75V為止的時間。 保持時間為電源供應器從輸入切斷電源起到其輸出電壓下降到穩壓范圍外為止的時間，以一輸出為5V的電源供應器為例，保持時間為從關機起到輸出電壓低于4.75V為止的時間，一般值為17ms或20ms以上，以避免電力公司供電中于少了半周或一周之狀況下而受影響。 8. 其它 在電源具備一些特定保護功能的前提下，還需要進行保護功能測試，如過電壓保護(OVP)測試、短路保護測試、過功保護等
上傳時間： 2013-10-22
上傳用戶：zouxinwang
介紹了一種反對稱漸變波導微帶探針過渡結構，采用高頻仿真軟件HFSS仿真分析了這個波導微帶過渡結構在 W 頻段的特性，并對影響過渡性能的幾個因素進行了敏感性分析，得出了可供工程應用參考的設計曲線。在全波導帶寬內，實現了插入損耗小于0.088 dB，回波損耗大于27 dB。該結構具有寬頻帶、結構簡單和易加工等優點，可廣泛用于毫米波固態電路系統中。
上傳時間： 2013-11-13
上傳用戶：名爵少年
