亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

子網掩碼計算器

  • 軟PLC程序編輯器中功能塊的設計與實現(xiàn)

    本文分析了目前軟PLC 編輯器中功能塊編程的不足,提出了使用面向對象的概念來設計功能塊圖的方法。通過研究軟PLC 開發(fā)系統(tǒng)和編譯系統(tǒng)的模型,詳細討論了PLC 梯形圖中圖元的設計方法,并基于此方

    標簽: PLC 程序 功能塊

    上傳時間: 2013-06-21

    上傳用戶:allen-zhao123

  • 太陽能電池光伏并網逆變器

    光伏并網逆變器是將太陽能電池所輸出的直流電轉換成符合公共電網要求的交流電并送入電網的設備。按照不同的標準光伏并網逆變器的拓撲結構分為很多種,本文介紹了一種工頻隔離型光伏并網逆變器

    標簽: 太陽能電池 光伏并網 逆變器

    上傳時間: 2013-08-02

    上傳用戶:baiom

  • 超寬帶脈沖與MB-OFDM物理層的FPGA實現(xiàn)

    現(xiàn)代通信系統(tǒng)對帶寬和數(shù)據(jù)速率的要求越來越高,超寬帶(ultra-wideband,UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優(yōu)點,成為解決企業(yè)、家庭、公共場所等高速因特網接入的需求與越來越擁擠的頻率資源分配之間的矛盾的技術手段。 論文主要圍繞兩方面展開分析:一是介紹用于UWB無載波脈沖調制及直接序列碼分多址調制(DS-CDMA)的新型脈沖,即Hermite正交脈沖,并且分析了這種構建UWB多元通信和多用戶通信的系統(tǒng)性能。二是分析了UWB的多帶頻分復用物理層提案(MBOA)的調制技術,并在FPGA上實現(xiàn)了調制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調制系統(tǒng),獲得高數(shù)據(jù)速率。調整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調制的接收機需要M/2個相關器,遠比M元正交調制所需的相關器數(shù)量少。誤碼率一定時,維數(shù)M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動時延的影響,但當抖動時延范圍小于0.02ns時,其影響較為不明顯。本文認為1~8階的Hermite脈沖皆可用,可構成16元雙正交系統(tǒng)。 正交Hermite脈沖集也可以構造UWB多用戶系統(tǒng)。各用戶的信息用不同的Hermite脈沖同時傳輸,其多用戶的誤比特率上限低于高斯單脈沖構成的PPM多用戶系統(tǒng)的誤比特率,所以其系統(tǒng)性能更優(yōu)。正交Hermite脈沖還可以用于UWB的DS-CDMA調制,在8個脈沖可用的情況下,最多可容64個用戶同時通信。 基于MBOA提出的UWB物理層協(xié)議,本文用Verilog硬件語言實現(xiàn)了調制與解調結構,并用Modelsim做了時序驗證。用Verilog編程實現(xiàn)的輸出數(shù)據(jù)與Matlab生成的UWB建模的輸出結果一致。為了達到UWBMB-OFDM系統(tǒng)的FFT處理器的要求,一個混和基多通道流水線的FFT算法結構被提出。其有效的實現(xiàn)方法也被提出。這種結構采用多通道以獲得高的數(shù)據(jù)吞吐量。此外,它用于存儲和復數(shù)乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復數(shù)乘法器的數(shù)量。在132MHz的工作頻率下,整個128點FFT變換在此結構模式下只需要242.4ns,滿足了MBOA的要求。

    標簽: MB-OFDM FPGA 超寬帶 脈沖

    上傳時間: 2013-07-29

    上傳用戶:TI初學者

  • FPGA的測試

    隨著FPGA(FieldProgrammableGateArray)器件的應用越來越廣泛且重要,F(xiàn)PGA的測試技術也得到了廣泛重視和研究。基于FPGA可編程的特性,應用獨立的測試(工廠測試)需要設計數(shù)個測試編程和測試向量來完成FPGA的測試,確保芯片在任何用戶可能的編程下都可靠工作。 本論文正是針對上述問題,以XilinxXC4000E系列FPGA為主要的研究對象,在詳細研究FPGA內部結構的基礎上,基于“分治法”的基本思路對FPGA的測試理論和方法做了探索性研究。 研究完成了對可編程邏輯模塊(ConfigrableLogicBlock)及其子模塊的測試。主要基于“分治法”對CLB及其子模塊進位邏輯(CLM)、查找表(LUT)的RAM工作模式等進行了測試劃分,分別實現(xiàn)了以“一維陣列”為基礎的測試配置和測試向量,以較少了測試編程次數(shù)完成了所有CLB資源的測試。 研究完成了對互連資源(ConfigrableInterconnectResource)的測試。基于普通數(shù)據(jù)總線的測試方法,針對互連資源主要由線段和NMOS開關管組成的特點及其自身的故障模型,通過手工連線實現(xiàn)測試配置,僅通過4次編程就實現(xiàn)了對其完全測試。 在測試理論研究的基礎上,我們開發(fā)了能對FPGA器件進行實際測試的測試平臺。基于硬件仿真器的測試平臺通過高速光纖連接工作站上的EDA仿真軟件,把軟件語言描述的測試波形通過硬件仿真器轉化為真實測試激勵,測試響應再讀回到仿真軟件進行觀察,能夠靈活、快速的完成FPGA器件的配置和測試。該平臺在國內首次實現(xiàn)了軟硬件協(xié)同在線測試FPGA。在該平臺支持下,我們成功完成了對各軍、民用型號FPGA的測試任務。 本研究成果為國內自主研發(fā)FPGA器件提供了有力保障,具有重大科研與實踐價值,成功解決了國外公司在FPGA測試技術上的壟斷問題,幫助國產FPGA器件實現(xiàn)完全國產化。

    標簽: FPGA 測試

    上傳時間: 2013-05-17

    上傳用戶:wangyi39

  • RS編譯碼器的設計與FPGA實現(xiàn)

    Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發(fā)和隨機錯誤能力的信道編碼方式,在深空通信、移動通信、磁盤陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法,分析了改進后的Euclid算法和改進后的BM算法,針對改進后的BM算法提出了一種流水線結構的譯碼器實現(xiàn)方案并改進了該算法的實現(xiàn)結構,在譯碼器復雜度和譯碼延時上作了折衷,降低了譯碼器的復雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設計實現(xiàn)了RS(255,239)編譯碼器,證明了該方案的可行性。

    標簽: FPGA RS編譯碼

    上傳時間: 2013-06-11

    上傳用戶:奇奇奔奔

  • RS(255,223)譯碼器的FPGA實現(xiàn)及其性能測試

      本課題首先研究了常規(guī)的RS譯碼器的算法,確定在關鍵方程的計算中采用一種新改進的BM算法,然后提出了基于復數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進行除法計算的有限域除法器,通過這些優(yōu)化方法提高了RS譯碼器的速度,減少了譯碼延時和硬件資源使用,最后利用VHDL硬件描述語言在FPGA上實現(xiàn)了流水線處理的RS(255,223)譯碼器。   本課題實現(xiàn)的RS(255,223)硬件譯碼器的性能在國內具有領先水平,對我國以后航天項目高速數(shù)據(jù)傳輸系統(tǒng)的設計有著很大的意義。 

    標簽: FPGA 255 223 譯碼器

    上傳時間: 2013-06-29

    上傳用戶:gokk

  • 全并行Viterbi譯碼器的FPGA實現(xiàn)

      本文對于全并行Viterbi譯碼器的設計及其FPGA實現(xiàn)方案進行了研究,并最終將用FPGA實現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。  首先介紹了卷積碼及Viterbi譯碼算法的基本原理,并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現(xiàn)的一些經典算法,對這些算法的硬件結構設計進行優(yōu)化并利用FPGA實現(xiàn),而后在QuartusⅡ平臺上對各模塊的實現(xiàn)進行仿真以及在Matlab平臺上對結果進行驗證。最后給出Viterbi譯碼模塊應用在實際系統(tǒng)上的誤碼率測試性能結果。  測試結果表明,系統(tǒng)的誤碼率達到了工程標準的要求,從而驗證了譯碼器設計的可靠性,同時所設計的基于FPGA實現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽脠龊稀?/p>

    標簽: Viterbi FPGA 并行 譯碼器

    上傳時間: 2013-07-30

    上傳用戶:13913148949

  • 傳輸流復用器的FPGA建模與實現(xiàn)

    數(shù)字電視近年來飛速發(fā)展,它最終取代模擬電視是一個必然趨勢。可編程邏輯技術以及EDA技術的升溫也帶來了電子系統(tǒng)設計的巨大變革。本論文將迅速發(fā)展的FPGA技術應用于數(shù)字電視系統(tǒng)中,研究探討了數(shù)字電視前端系統(tǒng)中的關鍵設備——傳輸流復用器的FPGA建模和實現(xiàn),以及相關的關鍵技術。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景,概述了數(shù)字電視前端系統(tǒng)的組成結構與關鍵技術,以及可編程邏輯技術的發(fā)展和優(yōu)勢。然后介紹了數(shù)字電視系統(tǒng)中的重要標準MPEG-2以及傳輸流復用器的原理和系統(tǒng)結構,并且從理論上闡述了復用器設計的關鍵技術:PSI重組和PCR調整。接著詳細說明了如何運用創(chuàng)新思路,采用獨特的硬件架構在一片F(xiàn)PGA上實現(xiàn)整個復用器的軟件和硬件系統(tǒng)的方案,并且舉例說明了復用器硬件邏輯設計中所運用的幾個FPGA設計技巧。最后對本文進行總結,并提出了數(shù)字電視系統(tǒng)中復用器設備未來發(fā)展的設想。本文中介紹的基于SOPC的硬件復用器設計方案,將系統(tǒng)的軟件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上,并且將FPGA設計技巧運用于復用器的硬件邏輯設計中。整個設計方案不但簡化了系統(tǒng)設計,而且實現(xiàn)了穩(wěn)定,高速,低成本,可擴展性強的復用器系統(tǒng)。

    標簽: FPGA 傳輸流 復用器 建模

    上傳時間: 2013-06-02

    上傳用戶:gtzj

  • 基于FPGA的逆變器控制芯片研究

    逆變控制器的發(fā)展經歷從分立元件的模擬電路到以專用微處理芯片(DSP/MCU)為核心的電路系統(tǒng),并從數(shù)模混合電路過渡到純數(shù)字控制的歷程。但是,通用微處理芯片是為一般目的而設計,存在一定局限。為此,近幾年來逆變器專用控制芯片(ASIC)實現(xiàn)技術的研究越來越受到關注,已成為逆變控制器發(fā)展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型,圍繞逆變器專用控制芯片ASIC的實現(xiàn)技術,依次對專用芯片的系統(tǒng)功能劃分,硬件算法,全系統(tǒng)的硬件設計及優(yōu)化,流水線操作和并行化,芯片運行穩(wěn)定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時間和離散時間的數(shù)學模型,以及基于極點配置的單相電壓型PWM逆變器電流內環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設計過程,同時給出了仿真結果,仿真表明此系統(tǒng)具有很好的動、靜態(tài)性能,并且具有自動限流功能,提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結構。在給出本芯片應用目標的基礎上,制定了FPGA目標器件的選擇原則和芯片的技術規(guī)格,完成了器件選型及相關的開發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復雜FPGA設計的設計方法學,詳細介紹了基于FPGA的ASIC設計流程,概要介紹了僅使用QuartusII的開發(fā)流程,以及Modelsim、SynplifyPro、QuartusII結合使用的開發(fā)流程。在此基礎上,進行了芯片系統(tǒng)功能劃分,針對:DDS標準正弦波發(fā)生器,電壓電流雙環(huán)控制算法單元,硬件PI算法單元,SPWM產生器,三角波發(fā)生器,死區(qū)控制器,數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元,研究了它們的硬件算法,完成了模塊化設計。分析了全數(shù)字鎖相環(huán)的結構和模型,以此為基礎,設計了一種應用于逆變器的,用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波,用相位累加器實現(xiàn)數(shù)控振蕩器(DCO)功能的高精度二階全數(shù)字鎖相環(huán)(DPLL)。分析了“流水線操作”等設計優(yōu)化問題,并針對逆變器控制系統(tǒng)中,控制系統(tǒng)算法呈多層結構,且層與層之間還有數(shù)據(jù)流聯(lián)系,其執(zhí)行順序和數(shù)據(jù)流的走向較為復雜,不利于直接采用流水線技術進行設計的特點,提出一種全新的“分層多級流水線”設計技術,有效地解決了復雜控制系統(tǒng)的流水線優(yōu)化設計問題。本文最后對芯片運行穩(wěn)定性等問題進行了初步研究。指出了設計中的“競爭冒險”和飽受困擾之苦的“亞穩(wěn)態(tài)”問題,分析了產生機理,并給出了常用的解決措施。

    標簽: FPGA 逆變器 控制芯片

    上傳時間: 2013-05-28

    上傳用戶:ice_qi

  • 基于FPGA實現(xiàn)高速專用數(shù)字下變頻器

    本論文首先描述了數(shù)字下變頻基本理論和結構,對完成各級數(shù)字信號處理所涉及到的CORDIC、CIC、HB、DA、重采樣等關鍵算法做了適當介紹;然后根據(jù)這些算法提出了基于FPGA實現(xiàn)的結構并進一步給出了性能分析;并且從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此間的性能制約,從而選擇合理配置、優(yōu)化系統(tǒng)結構以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化;最后給出了FPGA實現(xiàn)的數(shù)字下變頻器在測試中產生的波形和頻譜,作了測試結果分析.

    標簽: FPGA 數(shù)字下變頻

    上傳時間: 2013-05-25

    上傳用戶:01010101

主站蜘蛛池模板: 锡林浩特市| 武义县| 滕州市| 大邑县| 河曲县| 临西县| 呼和浩特市| 德化县| 雷山县| 阳信县| 太和县| 漳浦县| 怀柔区| 汕尾市| 永济市| 尉犁县| 白朗县| 绥芬河市| 中方县| 峡江县| 镇安县| 茶陵县| 巧家县| 陇西县| 酒泉市| 建始县| 桓台县| 吉隆县| 开平市| 辉南县| 镇沅| 县级市| 辽源市| 南投县| 永泰县| 惠安县| 宁明县| 周至县| 柏乡县| 吉林省| 汪清县|