隨著單片機性能不斷提高而價格卻不斷下降, 單片機控制在越來越多的領域得以應用。按照傳統的模式, 在整個項目開發過程中, 先根據控制系統要求設計原理圖, PCB 電路圖繪制, 電路板制作, 元器件的焊接, 然后進行軟件編程, 通過仿真器對系統硬件和軟件調試, 最后將調試成功的程序固化到單片機中。這一過程中的主要問題是, 應用程序需要在硬件完成的情況下才能進行調試。雖然有的軟件可以進行模擬調試, 但是對于一些復雜的程序如人機交互程序, 在沒有硬件的時候, 沒有界面的真實感, 給調試帶來困難。在軟硬件的配合中如需要修改硬件, 要重新制板, 在時間和投入上帶來很大的麻煩。縱觀整個過程, 無論是從硬件成本上, 還是從調試周期上, 傳統開發模式的效率有待提高。能否只使用一種開發工具兼顧仿真, 調試, 制板, 以及最大限度的軟件模擬來作為單片機的開發平臺, 用它取代編程器、仿真器、成品前的硬件測試等工作是廣大單片機開發者的夢想。 PROTEUS 軟件介紹為了更加直觀具體地說明Proteus 軟件的實用價值, 本文以一具體的TAXI 的計價器和計時器電路板的設計過程為例。其電路板要實現的功能是:㈠計時功能(相當于時鐘);㈡里程計價功能:兩公里以內價格為4 元, 以后每一公里加0.7 元, 不足一公里取整(如10.3 公里取11 公里);㈢通過鍵盤輸入里程, 模擬計算里程費, 實現Y= (X- 2)*0.7+4 的簡單計算?；谏鲜龉δ? 選用ATMEL 公司生產的通用芯片AT89C51 單片機構成應用系統。AT89C51 是內含8 位4K 程序存儲器, 128B 數據存儲器, 2 個定時器/計數器的通用芯片。系統開發環境采用ProteusISIS 6。2.1 計價器模擬系統硬件構成系統主要由一個AT89C51 單片機、74LS373、74LS240、矩陣鍵盤、4 位7 段數碼管等組成。通用AT89C51 單片機芯片作為整個電路的核心部分、74LS373 作為LED 段選控制、74LS240四路反相器則為4 位共陰極7 段數碼管提供位選通信號、矩陣鍵盤輸入控制信號。
上傳時間： 2013-11-09
上傳用戶：木子葉1
一概述影響單片機系統運行穩定性的因素可大體分為外因和內因兩部分1. 外因 射頻干擾它是以空間電磁場的形式傳遞在機器內部的導體引線或零件引腳感生出相應的干擾可通過電磁屏蔽和合理的布線/器件布局衰減該類干擾 電源線或電源內部產生的干擾它是通過電源線或電源內的部件耦合或直接傳導可通過電源濾波隔離等措施來衰減該類干擾2. 內因 振蕩源的穩定性主要由起振時間頻率穩定度和占空比穩定度決定起振時間可由電路參數整定穩定度受振蕩器類型溫度和電壓等參數影響 復位電路的可靠性二 復位電路的可靠性設計1. 基本復位電路復位電路的基本功能是系統上電時提供復位信號直至系統電源穩定后撤銷復位信號為可靠起見電源穩定后還要經一定的延時才撤銷復位信號以防電源開關或電源插頭分-合過程中引起的抖動而影響復位圖1 所示的RC 復位電路可以實現上述基本功能圖3 為其輸入-輸出特性但解決不了電源毛刺A 點和電源緩慢下降電池電壓不足等問題而且調整RC 常數改變延時會令驅動能力變差左邊的電路為高電平復位有效 右邊為低電平Sm 為手動復位開關 Ch 可避免高頻諧波對電的干擾
上傳時間： 2014-01-18
上傳用戶：shanxiliuxu
PLC 以 其 可靠性高、抗干擾能力強、配套齊全、功能完善、適應性強等特點，廣泛應用于各種控制領域。PLC作為通用工業控制計算機，是面向工礦企業的工控設備，使用梯形圖符號進行編程，與繼電器電路相當接近，被廣大工程技術人員接受。但是在實際應用中，如何編程能夠提高PLC程序運行速度是一個值得我們思考研究的問題。1 PLC工作原理PLC 與 計 算機的工作原理基本相同，即在系統程序的管理下，通過運行應用程序完成用戶任務。但兩者的工作方式有所不同。計算機一般采用等待命令的工作方式，而PLC在確定了工作任務并裝人了專用程序后成為一種專用機，它采用循環掃描工作方式，系統工作任務管理及應用程序執行都是用循環掃描方式完成的。PLC 有 兩 種基本的工作狀態，即運行(RUN)與停止(STOP)狀態。在這兩種狀態下，PLC的掃描過程及所要完成的任務是不盡相同的，如圖1所示。 PLC在RUN工作狀態時，執行一次掃描操作所的時間稱為掃描周期，其典型值通常為1一100nis，不同PLC廠家的產品則略有不同。掃描周期由內部處理時間、輸A/ 輸出處理執行時間、指令執行時間等三部分組成。通常在一個掃描過程中，執行指令的時間占了絕大部分，而執行指令的時間與用戶程序的長短有關。用戶 程 序 是根據控制要求由用戶編制，由許多條PLC指令所組成。不同的指令所對應的程序步不同，以三菱FX2N系列的PLC為例，PLC對每一個程序步操作處理時間為:基本指令占0.741s/步，功能指令占幾百微米/步。完成一個控制任務可以有多種編制程序的方法，因此，選擇合理、巧妙的編程方法既可以大大提高程序運行速度，又可以保證可靠性。 提高PLC程序運行速度的幾種編程方法2.1 用數據傳送給位元件組合的方法來控制輸出在 PL C應 用編程中，最后都會有一段輸出控制程序，一般都是用邏輯取及輸出指令來編寫，如圖2所示。在圖2所示的程序中，邏輯取的程序步為1，輸出的程序步為2，執行上述程序共需3個程序步。通常情況下，PLC要控制的輸出都不會是少量的，比如，有8個輸出，在條件滿足時要同時輸出。此時，執行圖2所示的程序共需17個程序步。若我們通過位元件的組合并采用數據傳送的方法來完成圖2所示的程序，就會大大減少程序步驟。在三 菱 PLC中，只處理ON/OFF狀態的元件(如X,Y,M和S)，稱為位元件。但將位元件組合起來也可以處理數據。位元件組合由Kn加首元件號來表示。位元件每4bit為一組組合成單元。如K YO中的n是組數，當n=1時，K,Yo 對應的是Y3一Yo。當n二2時，KZYo對應的是Y7一Yo。通過位元件組合，就可以用處理數據的方式來處理位元件，圖2程序所示的功能可用圖3所示的傳送數據的方式來完成。
上傳時間： 2013-11-11
上傳用戶：幾何公差
三種方法讀取鍵值 使用者設計行列鍵盤介面，一般常採用三種方法讀取鍵值。 中斷式 在鍵盤按下時產生一個外部中斷通知CPU，並由中斷處理程式通過不同位址讀資料線上的狀態判斷哪個按鍵被按下。 本實驗採用中斷式實現使用者鍵盤介面。 掃描法 對鍵盤上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對應列的鍵被按下。否則掃描下一行。 反轉法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結構。按鍵按下將會使行列連成通路，這也是見的使用者鍵盤設計電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時去抖動 if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }
上傳時間： 2013-11-12
上傳用戶：a673761058
C8051F040/1/2/3/4/5/6/7混合信號ISP FLASH 微控制器數 據 手 冊 C8051F04x 系列器件是完全集成的混合信號片上系統型MCU，具有64 個數字I/O 引腳（C8051F040/2/4/6）或32 個數字I/O 引腳（C8051F041/3/5/7），片內集成了一個CAN2.0B 控制器。下面列出了一些主要特性；有關某一產品的具體特性參見表1.1。 高速、流水線結構的8051 兼容的CIP-51 內核（可達25MIPS） 控制器局域網（CAN2.0B）控制器，具有32 個消息對象，每個消息對象有其自己的標識 全速、非侵入式的在系統調試接口（片內） 真正12 位（C8051F040/1）或10 位（C8051F042/3/4/5/6/7）、100 ksps 的ADC，帶PGA 和8 通道模擬多路開關 允許高電壓差分放大器輸入到12/10 位ADC（60V 峰-峰值），增益可編程 真正8 位500 ksps 的ADC，帶PGA 和8 通道模擬多路開關（C8051F040/1/2/3） 兩個12 位DAC，具有可編程數據更新方式（C8051F040/1/2/3） 64KB（C8051F040/1/2/3/4/5）或32KB（C8051F046/7）可在系統編程的FLASH 存儲器 4352（4K+256）字節的片內RAM 可尋址64KB 地址空間的外部數據存儲器接口 硬件實現的SPI、SMBus/ I2C 和兩個UART 串行接口 5 個通用的16 位定時器 具有6 個捕捉/比較模塊的可編程計數器/定時器陣列 片內看門狗定時器、VDD 監視器和溫度傳感器具有片內VDD 監視器、看門狗定時器和時鐘振蕩器的C8051F04x 系列器件是真正能獨立工作的片上系統。所有模擬和數字外設均可由用戶固件使能/禁止和配置。FLASH 存儲器還具有在系統重新編程能力，可用于非易失性數據存儲，并允許現場更新8051 固件。片內JTAG 調試電路允許使用安裝在最終應用系統上的產品MCU 進行非侵入式（不占用片內資源）、全速、在系統調試。該調試系統支持觀察和修改存儲器和寄存器，支持斷點、觀察點、單步及運行和停機命令。在使用JTAG 調試時，所有的模擬和數字外設都可全功能運行。每個MCU 都可在工業溫度范圍（-45℃到+85℃）工作，工作電壓為2.7 ~ 3.6V。端口I/O、/RST和JTAG 引腳都容許5V 的輸入信號電壓。C8051F040/2/4/6 為100 腳TQFP 封裝（見圖1.1 和圖1.3的框圖）。C8051F041/3/5/7 為64 腳TQFP 封裝（見圖1.2 和圖1.4 的框圖）。
上傳時間： 2013-10-24
上傳用戶：hwl453472107
陷波器是無限沖擊響應(IIR)數字濾波器，該濾波器可以用以下常系數線性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分別為輸人和輸出信號序列；和為濾波器系數。 iaib對式(1)兩邊進行z變換，得到數字濾波器的傳遞函數為： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分別為傳遞函數的零點和極點。 izip由傳遞函數的零點和極點可以大致繪出頻率響應圖。在零點處，頻率響應出現極小值；在極點處，頻率響應出現極大值。因此可以根據所需頻率響應配置零點和極點，然后反向設計帶陷數字濾波器。考慮一種特殊情況，若零點在第1象限單位圓上，極點在單位圓內靠近零點的徑向上。為了防止濾波器系數出現復數，必須在z平面第4象限對稱位置配置相應的共軛零點、共軛極點。 izip∗iz∗ip這樣零點、極點配置的濾波器稱為單一頻率陷波器，在頻率ωo處出現凹陷。而把極點設置在零的的徑向上距圓點的距離為l-μ處，陷波器的傳遞函數為： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，極點越靠近單位圓，則頻率響應曲線凹陷越深，凹陷的寬度也越窄。當需要消除窄帶干擾而不能對其他頻率有衰減時，陷波器是一種去除窄帶干擾的理想數字濾波器。當要對幾個頻率同時進行帶陷濾波時，可以按(2)式把幾個單獨頻率的帶陷濾波器(3)式串接在一起。一個例子：設有一個輸入，它
上傳時間： 2013-10-18
上傳用戶：uuuuuuu
摘 要 瞬態仿真領域的許多工作需要獲得可視化數據, 仿真電路不能將輸出參數繪制成圖形時研究工作將受到很大影響. 而權威電路仿真軟件PSpice 在這個方面不盡如人意. 本文提出了一種有效的解決辦法: 通過MATLAB 編程搭建一個PSpice 與MATLAB 的數據接口,使PSpice輸出數據文件可以導入到MATLAB中繪制圖形. 這令我們能夠很方便地獲得數據的規律以有效地分析仿真結果, 這項技術對于教學和工程實踐都有比較實際的幫助.關鍵詞: 瞬態仿真 仿真程序 PSpice MATLAB 可視化數據The Data Transfer from Pspice to MATLABWu hao Ning yuanzhong Liang yingAbstract Many works in the area of transient simulation has shown how a emulator such asPSpice can be interfaced to an control analysis package such as MATLAB to get viewdata. Thepaper describes how such interfaces can be made using the MATLAB programming. The platformas a typical platform will solve the problem that PSpice software sometimes can not draw the datato a picture. It can make us find the rule from numerous data very expediently, so we can analyzethe outcome of the simulation. And it also can be used in the field of education.Keywords Transient Simulation Emulator PSpice MATLAB Viewdata1 引言科學研究和工程應用常需要進行電路仿真 PSpice可進行直流 交流 瞬態等基本電路特性分析 也可進行蒙托卡諾 MC 統計分析 最壞情況 Wcase 分析 優化設計等復雜電路特性分析 它是國際上仿真電路的權威軟件 而MATLAB的主要特點有 高效方便的矩陣和數組運算 編程效率高 結構化面向對象 方便的繪圖功能 用戶使用方便 工具箱功能強大 兩者各有著重點 兩種軟件結合應用 對研究工作有很重要的意義香港理工大學Y. S. LEE 等人首先將PSpice和MATLAB結合 開發了電力電子電路優化用的CAD 程序MATSPICE[6] 將兩者相結合的關鍵在于 如何用MATLAB 獲取PSpice的仿真數據 對此參考文獻 6 里沒有詳細敘述 本文著重說明用MATLAB 讀取PSpice仿真數據的具體方法本論文利用MATLAB對PSpice仿真出的數據處理繪制出后者無法得到或是效果不好的仿真圖形 下面就兩者結合使用的例子 進行具體說明
上傳時間： 2013-10-20
上傳用戶：wuchunzhong
德州儀器 (TI) 處理器幾乎能滿足您所能想到的各種應用需求。我們陣營強大的處理器系列擁有各種價位、性能及功耗的產品可供選擇，能滿足幾乎任何數字電子設計的要求。利用 TI 廣博的系統專業知識、針對外設設計的全方位支持以及隨時可方便獲得的全套軟件與配套模擬組件，您能夠實現無窮無盡的設計方案。德州儀器 2008 年第二季度 數字信號處理選擇指南TI 數字信號處理技術介紹1Ô數字媒體處理器OMAP應用處理器C6000數字信號處理器C5000數字信號處理器C2000數字信號處理器MSP430微控制器音頻汽車通信工業醫療安全監控視頻無線主要特性完整的定制型視頻解決方案低功耗與高性能高性能低功耗與高性能結合高性能與高集成度可實現更環保的工業應用超低功耗達芬奇數字媒體處理器：針對數字視頻而精心優化達芬奇 (DaVinci) 技術包括可擴展的可編程信號處理片上系統 (SoC)、加速器與外設，專為滿足各種視頻終端設備在性價比與特性方面的要求進行了優化。最新的 OMAP™ 應用處理器：最佳的通用多媒體與圖形功能TI 高度可擴展的 OMAP 平臺能夠以任何單芯片組合實現業界通用多媒體與圖形處理功能的最佳組合。最新推出的四款 OMAP35x 器件的目標應用非常廣泛，其中包括便攜式導航設備、因特網設備、便攜式媒體播放器以及個人醫療設備等。最高性能：TMS320C6000™ DSP平臺C6000™ DSP 平臺可提供業界最高性能的定點與浮點 DSP，理想適用于視頻、影像、寬帶基礎局端以及高性能音頻等應用領域。低功耗與高性能相結合：TMS320C5000™ DSP 平臺C5000™ DSP 平臺不僅可提供業界最低的待機功耗，同時還支持高級自動化電源管理，能夠充分滿足諸如數字音樂播放器、VoIP、免提終端附件、GPS 接收機以及便攜式醫療設備等個人及便攜式產品的需求。結合類似 MCU 的控制功能與DSP 的高性能：TMS320C2000™數字信號控制器C2000™ 數字信號控制器 (DSC) 平臺融合了控制外設的集成功能與微控制器 (MCU) 的易用性，以及 TI 先進DSP 技術的處理能力和 C 語言編程效率。C2000 DSC 理想適用于嵌入式工業應用，如數字馬達控制、數字電源以及智能傳感器等。MSP430 超低功耗微控制器平臺TI MSP430 系列超低功耗 16 位 RISC 混合信號處理器可為電池供電的測量應用提供具有終極性能的解決方案。TI充分發揮自身在混合信號與數字技術領域卓越的領先優勢， 推出的MSP430 使系統設計人員不僅能夠同時實現與模擬信號、傳感器與數字組件的接口相連，而且還能實現無與倫比的低功耗。輕松易用的軟件與開發工具對于加速 DSP 產品開發而言，TMS320™ DSP 獲得了 eXpressDSP™ 軟件與開發工具的支持，其中包括Code Composer Studio™ IDE、DSP/BIOS™內核、TMS320 DSP 算法標準以及眾多可重復使用的模塊化軟件等，均來自業界最大規模開發商網絡。配套模擬產品TI 可提供各種配套的數據轉換器、電源管理、放大器、接口與邏輯產品，能夠充分滿足您設計的整體需求。
上傳時間： 2013-10-14
上傳用戶：jasson5678
load initial_track s; % y:initial data,s:data with noiseT=0.1; % yp denotes the sample value of position% yv denotes the sample value of velocity% Y=[yp(n);yv(n)];% error deviation caused by the random acceleration % known dataY=zeros(2,200);Y0=[0;1];Y(:,1)=Y0;A=[1 T 0 1]; B=[1/2*(T)^2 T]';H=[1 0]; C0=[0 0 0 1];C=[C0 zeros(2,2*199)];Q=(0.25)^2; R=(0.25)^2;
上傳時間： 2014-12-28
上傳用戶：asaqq
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
