本文以電子不停車收費系統(tǒng)課題為背景,設(shè)計并實現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛(wèi)星通信中,具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高,用硬件編程實現(xiàn)無線功能的軟件無線電技術(shù)在理論和實用化上都趨于成熟和完善,因此可以把數(shù)字調(diào)制,數(shù)字上/下變頻,數(shù)字解調(diào)在同一塊FPGA上實現(xiàn),即實現(xiàn)了中頻發(fā)射機和接收機一體化的片上可編程系統(tǒng)(SOPC,System On Programmabie Chip)。 本文首先根據(jù)指標要求對數(shù)字收發(fā)機方案進行設(shè)計,確定了適合不停車收費系統(tǒng)的全數(shù)字發(fā)射機和接收機的結(jié)構(gòu),接著根據(jù)π/4-DQPSK發(fā)射機和接收機的理論,設(shè)計并實現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析,最后給出硬件測試平臺上結(jié)果和測試結(jié)果分析。
上傳時間: 2013-06-23
上傳用戶:chuckbassboy
數(shù)字濾波器是現(xiàn)代數(shù)字信號處理系統(tǒng)的重要組成部分之一。ⅡR數(shù)字濾波器又是其中非常重要的一類慮波器,因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應用。 本文研究了ⅡR數(shù)字濾波器的常用設(shè)計方法,在分析各種ⅡR實現(xiàn)結(jié)構(gòu)的基礎(chǔ)上,利用MATLAB針對并聯(lián)型結(jié)構(gòu)的ⅡR數(shù)字濾波器做了多方面的仿真,從理論分析和仿真情況確定了所要設(shè)計的ⅡR數(shù)字濾波器的實現(xiàn)結(jié)構(gòu)以及中間數(shù)據(jù)精度。然后基于FPGA的結(jié)構(gòu)特點,研究了ⅡR數(shù)字濾波器的FPGA設(shè)計與實現(xiàn),提出應用流水線技術(shù)和并行處理技術(shù)相結(jié)合的方式來提高ⅡR數(shù)字濾波器處理速度的方法,同時又從ⅡR數(shù)字濾波器的結(jié)構(gòu)特性出發(fā),提出利用ⅡR數(shù)字濾波器的分解技術(shù)來改善ⅡR濾波器的設(shè)計。在ⅡR實現(xiàn)方面,本文采用Verilog HDL語言編寫了相應的硬件實現(xiàn)程序,將內(nèi)置SignalTap Ⅱ邏輯分析器的ⅡR設(shè)計下載到FPGA芯片,并利用Altera公司的SignalTap Ⅱ邏輯分析儀進行了定性測試,同時利用HP頻譜儀進行定性與定量的觀測,仿真與實驗測試結(jié)果表明設(shè)計方法正確有效。
上傳時間: 2013-04-24
上傳用戶:rockjablew
基于FPGA的智能小車系統(tǒng)就是本地計算機通過接入Internet小車實現(xiàn)對遠端工作現(xiàn)場、危險工作地段等特殊環(huán)境進行監(jiān)視和控制的系統(tǒng)。智能小車是智能行走機器人的一種,這種智能小車可以適應不同環(huán)境,不受溫度、濕度、空間、磁場輻射、重力等條件的影響,可以在人類無法進入或生存的環(huán)境中完成人類無法完成的探測任務。適用于國防及民用多個領(lǐng)域。整個系統(tǒng)以遙控小車裝置為基礎(chǔ),通過配置在上面的攝像頭實現(xiàn)圖像的采集及對行車道的檢測,通過配置的紅外測溫儀探測環(huán)境和目標的溫度,具有一定的智能性。其明顯的優(yōu)點是可以通過網(wǎng)絡(luò)遠程控制小車運行及采集現(xiàn)場的溫度、圖像等相關(guān)信息,完成人類在特定條件下無法完成的工作。對人類的科學研究、探索未知領(lǐng)域、遠程監(jiān)控等有著重要的意義。 論文在深入研究SOPC和嵌入式操作系統(tǒng)的基礎(chǔ)上,提出了基于FPGA的智能小車遠程監(jiān)控方案。采用FPGA來實現(xiàn),可以充分利用現(xiàn)有的IP核,功能擴展容易,設(shè)計開發(fā)成本低,上市時間快,修改方便,甚至可以遠程重構(gòu)系統(tǒng)。與單片機相比,集成度高,可靠性好,調(diào)試和維護方便。 論文主要內(nèi)容包括以下幾個部分:在對智能小車功能分析的基礎(chǔ)上,設(shè)計了硬件系統(tǒng),并在FPGA上構(gòu)建了基于Nios Ⅱ的嵌入式系統(tǒng),配置了SPI、串行口和以太網(wǎng)接口模塊和驅(qū)動程序,以及各種存儲器。移植了μClinux操作系統(tǒng),配置嵌入式Web服務器,編寫CGI程序,設(shè)計了動態(tài)網(wǎng)頁;并對行車道檢測系統(tǒng)進行了研究,在DSP Builder中構(gòu)建了該模塊,并在Matlab中進行了仿真。在研究數(shù)碼相機模塊和紅外測溫模塊的基礎(chǔ)上,編寫了圖像采集和溫度測量程序以及小車運動控制程序,并對系統(tǒng)進行了調(diào)試,初步達到通過Internet實現(xiàn)遠程監(jiān)控的目的。
上傳時間: 2013-05-24
上傳用戶:1047385479
一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量,甚至直流分量,這些信號往往不宜直接用于傳輸,易產(chǎn)生碼間干擾進而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式,而該方式的地面解碼電路復雜。FPGA(現(xiàn)場可編程門陣列)作為一種新興的可編程邏輯器件,具有較高的集成度,能將編解碼電路集成在一片芯片上,而HDB3碼(三階高密度雙極性碼)具有解碼規(guī)則簡單,無直流,低頻成份少,可打破長連0和提取同步方便等優(yōu)點。基于上述情況,本文提出了基于FPGA的}tDB3編譯碼設(shè)計方案。 該研究的總體設(shè)計方案包括用MATLAB進行HDB3編譯碼算法的驗證,基于FPGA的HDB3碼編譯碼設(shè)計與仿真,結(jié)果分析與比較三大部分。為了保證該設(shè)計的可靠性,首先是進行編譯碼的算法驗證;其次通過在FPGA的集成設(shè)計環(huán)境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟,通過下載電纜下載到特定的FPGA芯片上,用邏輯分析儀進行時序仿真;最后將算法驗證結(jié)果與仿真結(jié)果作一對比,分析該研究的可行性與可靠性。 研究表明,基于FPGA的HDB3編譯碼設(shè)計具有體積小,譯碼簡單,編程靈活,集成度高,可靠等優(yōu)點。
上傳時間: 2013-05-26
上傳用戶:teddysha
在數(shù)字通信中,采用差錯控制技術(shù)(糾錯碼)是提高信號傳輸可靠性的有效手段,并發(fā)揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下,卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu);而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu),還利用了信道的統(tǒng)計特性,能充分發(fā)揮卷積碼的特點,使譯碼錯誤概率達到很小。 卷積碼譯碼器的設(shè)計是由高性能的復雜譯碼器開始的,對于概率譯碼最初的序列譯碼,隨著譯碼約束長度的增加,其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化,對不太長的約束長度,維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時,Viterbi譯碼算法效率很高,速度很快,譯碼器也較簡單。 目前,卷積碼在數(shù)傳系統(tǒng),尤其是在衛(wèi)星通信、移動通信等領(lǐng)域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設(shè)計原理及其FPGA實現(xiàn)方案進行了研究。同時,將交織和解交織技術(shù)應用于編碼和解碼的過程中。 首先,簡要介紹了卷積碼的基礎(chǔ)知識和維特比譯碼算法的基本原理,并對硬判決譯碼和軟判決譯碼方法進行了比較。其次,討論了交織和解交織技術(shù)及其在糾錯碼中的應用。然后,介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ,包括數(shù)字系統(tǒng)的設(shè)計方法和設(shè)計規(guī)則。再有,對基于FPGA的維特比譯碼器各個模塊和相應算法實現(xiàn)、優(yōu)化進行了研究。最后,在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真,并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明,系統(tǒng)的誤碼率達到了設(shè)計要求,從而驗證了譯碼器設(shè)計的可靠性,所設(shè)計基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱龊稀?/p>
上傳時間: 2013-04-24
上傳用戶:tedo811
單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統(tǒng)設(shè)計的體系結(jié)構(gòu)與指令系統(tǒng),所以它最能滿足嵌入式系統(tǒng)的應用要求。Intel公司生產(chǎn)的MCS-51系列單片機是我國目前應用最廣的單片機之一。 隨著可編程邏輯器件設(shè)計技術(shù)的發(fā)展,每個邏輯器件中門電路的數(shù)量越來越多,一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本,提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復雜的功能塊,設(shè)計成可修改參數(shù)的模塊,讓其他用戶可以直接調(diào)用這些模塊,這樣就大大減輕了工程師的負擔,避免重復勞動。隨著FPGA的規(guī)模越來越大,設(shè)計越來越復雜,使用IP核是一個發(fā)展趨勢。 本課題結(jié)合FPGA與8051單片機的優(yōu)點,主要針對以下三個方面研究: (1)FPGA開發(fā)平臺的硬件實現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件,采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲器,搭建FPGA的硬件開發(fā)平臺。 (2)用VHDL語言實現(xiàn)8051IP核分析研究8051系列單片機內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系,實現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個模塊:CPU模塊、片內(nèi)數(shù)據(jù)存儲器模塊、定時/計數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設(shè)計的8051IP核,實現(xiàn)了對一個4×4鍵盤的監(jiān)測掃描、鍵盤確認、按鍵識別等應用。
上傳時間: 2013-06-21
上傳用戶:stampede
當今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計,基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ),以硬件描述語言為主要設(shè)計手段,借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上,給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設(shè)計流程后,依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案,模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中,用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模,在Simulink中仿真通過后,利用DSP Builder將Simulink的模型文件(.mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件,從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程,將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能,調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core,進一步提高了開發(fā)效率。 在進行編譯、仿真調(diào)試成功后,經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
上傳時間: 2013-06-24
上傳用戶:liuchee
在工業(yè)控制領(lǐng)域,多種現(xiàn)場總線標準共存的局面從客觀上促進了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展,國際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應用于工業(yè)控制系統(tǒng)的現(xiàn)場設(shè)備層的最大障礙是以太網(wǎng)的非實時性,而實現(xiàn)現(xiàn)場設(shè)備間的高精度時鐘同步是保證以太網(wǎng)高實時性的前提和基礎(chǔ)。 IEEE 1588定義了一個能夠在測量和控制系統(tǒng)中實現(xiàn)高精度時鐘同步的協(xié)議——精確時間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計算和分布式對象等多項技術(shù),適用于所有通過支持多播的局域網(wǎng)進行通訊的分布式系統(tǒng),特別適合于以太網(wǎng),但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時鐘同步起來,占用最少的網(wǎng)絡(luò)和局部計算資源,在最好情況下能達到系統(tǒng)級的亞微級的同步精度。 基于PC機軟件的時鐘同步方法,如NTP協(xié)議,由于其實現(xiàn)機理的限制,其同步精度最好只能達到毫秒級;基于嵌入式軟件的時鐘同步方法,將時鐘同步模塊放在操作系統(tǒng)的驅(qū)動層,其同步精度能夠達到微秒級。現(xiàn)場設(shè)備間微秒級的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對設(shè)備時鐘同步的要求,但是對于運動控制等需求高精度定時的系統(tǒng)來說,這仍然不夠。基于嵌入式軟件的時鐘同步方法受限于操作系統(tǒng)中斷響應延遲時間不一致、晶振頻率漂移等因素,很難達到亞微秒級的同步精度。 本文設(shè)計并實現(xiàn)了一種基于FPGA的時鐘同步方法,以IEEE 1588作為時鐘同步協(xié)議,以Ethernet作為底層通訊網(wǎng)絡(luò),以嵌入式軟件形式實現(xiàn)TCP/IP通訊,以數(shù)字電路形式實現(xiàn)時鐘同步模塊。這種方法充分利用了FPGA的特點,通過準確捕獲報文時間戳和動態(tài)補償晶振頻率漂移等手段,相對于嵌入式軟件時鐘同步方法實現(xiàn)了更高精度的時鐘同步,并通過實驗驗證了在以集線器互連的10Mbps以太網(wǎng)上能夠達到亞微秒級的同步精度。
上傳時間: 2013-08-04
上傳用戶:hn891122
目前,數(shù)字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領(lǐng)域,信號處理算法理論己趨于成熟,但其具體硬件實現(xiàn)方法卻值得探討。FPGA是近年來廣泛應用的超大規(guī)模、超高速的可編程邏輯器件,由于其具有高集成度、高速、可編程等優(yōu)點,大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化,縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性,在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進行研究,基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點,把FPGA作為整個數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下: FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理,對FPGA進行選型,設(shè)計了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個控制系統(tǒng)分為三個部分:多通道采樣控制模塊,數(shù)據(jù)處理模塊,存儲控制模塊。 多通道采樣控制模塊的設(shè)計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣,分別設(shè)計了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊,并進行了仿真,完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計。FFT算法在數(shù)字信號處理中占有重要的地位,因此本文研究了FFT的硬件實現(xiàn)結(jié)構(gòu),提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想,給出了總體實現(xiàn)框圖。分別設(shè)計了旋轉(zhuǎn)因子復數(shù)乘法器,碟形運算單元,存儲器,控制器,并分別進行了仿真。重點設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度。理論分析和仿真結(jié)果表明,狀態(tài)機控制器成功地對各個模塊進行了有序、協(xié)調(diào)的控制。 存儲控制模塊的設(shè)計。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進行存儲,設(shè)計了FPGA與閃存的硬件連接,設(shè)計了存儲控制模塊。 本文對FFT算法的硬件實現(xiàn)進行了研究,結(jié)合單片系統(tǒng)的特點,把整個系統(tǒng)分為多通道采樣控制模塊,數(shù)據(jù)處理模塊,存儲控制模塊進行設(shè)計和仿真。設(shè)計采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明,此FPGA單片系統(tǒng)可完成對實時信號的高速采集與處理。
標簽: FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時間: 2013-04-24
上傳用戶:362279997
擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比,具有很強的抗窄帶干擾,抗多徑干擾,抗人為干擾的能力,并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究,最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關(guān)設(shè)計。 整個系統(tǒng)分為兩個部分,發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。 論文首先介紹了擴頻通信系統(tǒng)的特點以及相關(guān)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀,并介紹了本論文的研究思路和內(nèi)容。 然后,論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法,結(jié)合實際需要,設(shè)計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析,采用了基于數(shù)字外差調(diào)制的自適應陷波器來進行前端窄帶干擾抑制處理,用基于自適應門限技術(shù)的滑動相關(guān)捕獲和分時復用單相關(guān)器跟蹤來改善PN碼同步的性能,用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復雜度,用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。 接著,論文給出了系統(tǒng)總體設(shè)計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細節(jié),給出了仿真結(jié)果。 然后論文介紹了整個系統(tǒng)的硬件電路設(shè)計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結(jié)果,結(jié)果表明該系統(tǒng)具有性能穩(wěn)定,靈活性好,生產(chǎn)調(diào)試容易,體積小,便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結(jié)和對今后工作的展望。
上傳時間: 2013-05-23
上傳用戶:磊子226
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1