隨著計算機和自動化測量技術的日益發展,測量儀器和計算機的關系日益密切。計算機的很多成果很快就應用到測量和儀器領域,與計算機相結合已經成為測量儀器和自動測試系統發展的必然趨勢。高度集成的現場可編程門陣列(FPGA)是超大規模集成電路和計算機輔助設計技術發展的結果,由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發平臺,用編寫軟件的方法來實現專門硬件的功能等優點,大大推動了數字系統設計的單片化、自動化,縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性。 本文研究基于網絡的高速數據采集系統的設計與實現問題。論文完成了以FPGA結構為系統硬件平臺,uClinux為核心的系統的軟件平臺設計,進行信號的采集和遠程網絡監測的功能。 論文從軟硬件兩方面入手,闡述了基于FPGA器件進行數據采集的硬件系統設計方法,以及基于uClinux操作系統的設備驅動程序設計和應用程序設計。 硬件方面,FPGA采用Xilinx公司Spartan系列的XC3S500芯片,用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設計軟件中實現FPGA編程。將微處理器MicroBlaze、數據存儲器、程序存儲器、以太網控制器、數模轉換控制器等數字邏輯電路通過CoreConnect技術用OPB總線集成在同一個FPGA內部,形成一個可編程的片上系統(SOPC)。采用基于FPGA的SOPC設計的突出優點是不必更換芯片就可以實現設計的改進和升級,同時也可以降低成本和提高可靠性。 軟件方面,為了更好更有效地管理和拓展系統功能,移植了uClinux到MicroBlaze軟處理器上,設計實現了平臺上的ADC設備驅動程序和數據采集應用程序。并通過修訂內核,實現了利用以太網TCP/IP協議來訪問數據采集程序獲得的數據。
上傳時間: 2013-05-23
上傳用戶:晴天666
近年來,大容量數據存儲設備主要是機械硬盤,機械硬盤采用機械馬達和磁片作為載體,存在抗震性能低、高功耗和速度提升難度大等缺點。固態硬盤是以半導體作為存儲介質及控制載體,無機械裝置,具有抗震、寬溫、無噪、可靠和節能等特點,是目前存儲領域所存在問題的解決方案之一。本文針對這一問題,設計基于FPGA的固態硬盤控制器,實現數據的固態存儲。 文章首先介紹硬盤技術的發展,分析固態硬盤的技術現狀和發展趨勢,闡述課題研究意義,并概述了本文研究的主要內容及所做的工作。然后從分析固態硬盤控制器的關鍵技術入手,研究了SATA接口協議和NANDFLASH芯片特性。整體設計采用SOPC架構,所有功能由單片FPGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器,利用Verilog HDL語言描述IP核形式設計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口,實現SATA1.0協議,根據協議劃分四層模型,通過狀態機和邏輯電路實現協議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列,將NAND FLASH接口轉換成通用的SRAM接口,提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法,實現數據的存儲和讀取。最后完成固態硬盤控制器的模塊測試和整體測試,介紹了測試方法、測試工具和測試流程,給出測試數據和結果分析,得出了驗證結論。 本文設計的固態硬盤控制器,具有結構簡單和穩定性高的特點,易于升級和二次開發,是實現固態硬盤和固態存儲系統的關鍵技術。
上傳時間: 2013-05-28
上傳用戶:sssnaxie
移動無線信道特性對移動通信系統性能具有重要影響,移動信道建模和仿真對移動通信系統的研發具有重要意義。因此,對移動信道建模與仿真進行研究,具有重要的理論意義和實際應用價值。 本文從無線電波的傳播特點出發,分析了無線電波的傳播模型和描述信道特性的主要參數,重點分析了移動小尺度衰落模型;結合無線電波傳輸環境的特點,研究了平坦衰落信道和頻率選擇性信道的特點,設計了基于FPGA的移動無線信道仿真器,同時給予了軟硬件驗證。 本文從衰落的數學模型角度研究了信道傳輸特性,以及各項參數對信道特性的影響。主要做了以下幾個方面的工作: 1.簡要介紹了無線電通信的發展史及信道建模與仿真的意義;論述了信道對無線信號主要的三類影響:自由空間的路徑損失、陰影衰落、多徑衰落;分析了無線通信傳播環境,移動無線通信信道仿真的基本模型,同時介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實現方法。 2.對移動無線信道特性進行了Matlab仿真,對仿真結果進行了對比分析,對影響信道特性的主要參數設置進行了分析仿真。 3.設計了一種基于FPGA的移動無線信道仿真器,并對實現該仿真器的關鍵技術和實現方法進行了分析。該信道仿真器能夠實時模擬窄帶信號條件下無線信道的主要特點,如多徑時延、多普勒頻移、瑞利衰落等,其主要的技術指標達到了設計要求。該模擬器結構簡單,參數可調,易于擴展,通用性強,可以部分或全部集成到處于研制階段的接收機中,以便于性能測試,也可應用于教學實踐。
上傳時間: 2013-04-24
上傳用戶:suxuan110425
現代電子系統中,FIR數字濾波器作為數字信號處理技術的重要組成部分,以其良好的線性特性在許多領域內被廣泛的應用。在工程實踐中,往往要求信號處理具有實時性和靈活性,而已有的一些軟件和硬件實現方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術的發展,越來越多的人開始應用FPGA實現FIR濾波器,既保證了信號處理的實時性,又可兼顧靈活性的要求。但是普遍存在的問題是不能根據被濾波信號特點動態調整濾波器的濾波系數,只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結合起來,設計了一個基于FPGA的可調參數FIR濾波系統。此系統由計算機根據各種濾波器指標計算出濾波參數,通過USB2.0對FPGA芯片內部的FIR多階濾波器進行參數配置,實現數字濾波器參數可調;配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算,濾波后的數據經過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統中采用有限狀態機對FPGA參數配置模式和濾波模式進行切換,保證了系統的有序運行。 本文通過性能測試和應用實例對系統進行驗證。實驗證明:該基于FPGA的可調參數FIR濾波系統參數配置方便,可以根據實際需要動態調整濾波參數,并且濾波效果良好,可有效濾除噪聲信號。
上傳時間: 2013-07-26
上傳用戶:KSLYZ
工業生產過程往往具有非線性、不確定性,難以建立精確的數學模型。應用常規的PID控制器難以達到理想的控制效果。作為的重要分支,人工神經網絡具有良好的非線性映射能力和高度的并行信息處理能力,已成為非線性系統建模、辨識和控制中常用的理論和方法。其中,神經元具有很強的信息綜合、學習記憶、自學習和自適應能力,可以處理那些難以用模型和規則描述的過程,將神經元與PID結合,應用到實際的控制中,可以在線調整PID的參數,使系統具有較強的抗干擾能力、自適應能力和較好的魯棒性。 目前,人工神經網絡的研究主要是神經網絡的理論研究、神經網絡的應用研究和神經網絡的實現技術研究,這三方面是相互依賴和相互促進的關系。本文主要側重的是神經網絡的實現技術研究方面,創新性地利用FPGA嵌入式系統開發技術實現單神經元PID智能控制器的研究與設計,并將其封裝成為一個專用的IP核供其他的控制系統使用。 首先,對單神經元PID智能控制器的設計原理和設計算法進行了深入的研究與分析;其次,利用MATLAB設計單神經元PID智能控制器,針對特定的被控對象,對其進行仿真實驗,獲得比較理想的系統輸出;然后,研究基于FPGA的單神經元智能控制算法的實現,對控制器進行VHDL語言分層設計,使用Altera公司的軟件QuartusⅡ6.1進行仿真實驗。兩個仿真實驗結果表明,基于FPGA的單神經元智能控制器比MATLAB設計的單神經元PID智能控制器性能優良。 本文的設計模塊主要包括權值修改模塊、誤差計算模塊、權值產生模塊和輸出模塊。在各個模塊的設計中進行了優化處理,使本文的設計不僅利用的硬件資源少,而且也有很快的運行速度,同時也改善了傳統控制器的控制性能。
上傳時間: 2013-04-24
上傳用戶:13517191407
便攜式B型超聲診斷儀具有無創傷、簡便易行、相對價廉等優勢,在臨床中越來越得到廣泛的應用。它將超聲波技術、微電子技術、計算機技術、機械設計與制造及生物醫學工程等技術融合在一起。開展該課題的研究對提高臨床診斷能力和促進我國醫療事業的發展具有重要的意義。 便攜式B型超聲診斷儀由人機交互系統、探頭、成像系統、顯示系統構成。其基本工作過程是:首先人機交互系統接收到用戶通過鍵盤或鼠標發出的命令,然后成像系統根據命令控制探頭發射超聲波,并對回波信號處理、合成圖像,最后通過顯示系統完成圖像的顯示。 成像系統作為便攜式B型超聲診斷儀的核心對圖像質量有決定性影響,但以前研制的便攜式B型超聲診斷儀的成像系統在三個方面存在不足:第一、采用的是單片機控制步進電機,控制精度不高,導致成像系統采樣不精確;第二、采用的數字掃描變換算法太粗糙,影響超聲圖像的分辨率;第三、它的CPU多采用的是51系列單片機,測量速度太慢,同時也不便于系統升級和擴展。 針對以上不足,提出了基于FPGA的B型超聲成像系統解決方案,采用Altera公司的EP2C5Q208C8芯片實現了步進電機步距角的細分,使電機旋轉更勻速,提高了采樣精度;提出并采用DSTI-ULA算法(Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation)在FPGA內實現數字掃描變換,提高了圖像分辨率;人機交互系統采用S3C2410-AL作為CPU,改善了測量速度和系統的擴展性。 通過對系統硬件電路的設計、制作,軟件的編寫、調試,結果表明,本文所設計的便攜式B型超聲成像系統圖像分辨率高、測量速度快、體積小、操作方便。本文所設計的便攜式B型超聲診斷儀可在野外作業和搶險(諸如地震、抗洪)中發揮作用,同時也可在鄉村診所中完成對相關疾病的診斷工作。
上傳時間: 2013-05-18
上傳用戶:helmos
隨著數碼技術的不斷發展,數字圖像處理的應用領域不斷擴大,其實時處理技術成為研究的熱點。VLSI技術的迅猛發展為數字圖像實時處理技術提供了硬件基礎。其中FPGA(現場可編程門陣列)的特點使其非常適用于進行一些基于像素級的圖像處理。 傳統的圖像顯示系統必須連接到PC才能觀察圖像視頻,存在著高速實時性、穩定性問題。本設計脫離高清晰工業相機必須與PC連接才可以觀看到高清晰圖像的束縛,實現系統的小型化。針對130萬像素彩色1/2英寸鎂光CMOS圖像傳感器,提出用硬件實現Bayer格式到RGB格式轉換的設計方案,完成由黑白圖像到高清彩色圖像的轉換,用SDRAM作緩存,輸出標準VGA信號,可直接連接VGA顯示器、投影儀等設備進行實時的視頻圖像觀看,與模擬相機740X576分辨率(480線)圖像相比,設計圖像畫質相當于1280X1024分辨率(750線),最高幀率25fps,整個結構應用FPGA作為主控制器,用少量的緩存代替傳統的大容量存儲,加快了運算速率,減小了電路規模,滿足圖像實時處理的要求,使展現出來的視頻圖像得到質的飛躍。可以廣泛應用于工業控制和遠程監控等領域。 論文研究的重點是采用altera公司EP2C芯片前端驅動CMOS圖像傳感器,實時采集Bayer圖像象素,分析研究CFA圖像插值算法,實現了基于FPGA的實時線性插值算法,能夠對輸入是每像素8bit、分辨率為1280×1204的Bayer模式圖像數據進行實時重構,輸出彩色RGB圖像。由端口FIFO作為數據緩沖,存儲一幀圖像到高速SDRAM,構建VGA顯示控制器,實現對輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進行實時顯示。 整個模塊結構包括電源模塊單元等、CMOS成像單元、FPGA數據處理單元、SDRAM控制單元、VGA顯示接口單元。 最后,對系統進行了調試。經實驗驗證,系統達到了實時性,能正確和可靠的工作。整個設計模塊能夠滿足高幀率和高清晰的實時圖像處理,占用系統資源很少,用較少的時間完成了圖像數據的轉換,提高了效率。
上傳時間: 2013-06-08
上傳用戶:zhengjian
本研究針對目標識別等系統中由于載機轉動而使目標圖像發生旋轉,給測量及人眼觀察帶來的影響,因此需要對目標圖像進行實時的反旋轉處理,對目前出現的消像旋技術進行分析和比較,選擇從電子學消旋方法出發,研究圖像消像旋的方法,并給出了基于FPGA的實時消像旋系統的完整結構和相應的算法設計。 本文在對電子圖像消旋原理的深入分析的基礎上,設計并利用Visual C++6.0軟件仿真實現了一種優化的快速旋轉算法,再利用后插值處理保證了圖像的質量;構建了以ACEX EP1K100為核心的數字圖像實時消像旋系統,利用VHDL硬件描述語言實現了整個消像旋算法的FPGA設計。該系統利用高速相機和Camera Link接口傳輸圖像,提高了系統的運行速度。利用QuartusII和Matlab軟件對整個算法設計進行混合仿真實驗。實驗結果表明,該系統能夠成功地對采集到的灰度圖像進行消像旋處理,旋轉后的圖像清晰穩定,像素誤差小于一個像素,而且對于視頻信號只有一幀的延時不到20ms,達到系統參數要求。
上傳時間: 2013-07-04
上傳用戶:MATAIYES
數據采集是信號與信息系統中一個重要的組成部分,也是數字信號處理的關鍵環節。本論文主要介紹一種基于FPGA的數據采集系統,提出一種由高速A/D轉換芯片、高性能FPGA和PCI總線接口組成的數據采集系統方案及其的硬件電路實現方法。該系統利用AD器件對信號進行放大、差分轉換和模數轉換,利用FPGA設計內部模塊和時鐘信號來進行電路控制及實現數據緩存、數據傳遞等功能,最后通過PCI邏輯接口把暫存在FPGA的數據傳送到PC主機。FPGA作為采集系統的核心部件,完成了內部數字電路設計,使系統具有很高的可適應性、可擴展性和可調試性。 本論文從研究數據采集的理論出發,重點研究了A/D模數轉換、FPGA芯片設計及PCI總結接口設計,完成了系統的各級電路硬件設計,并通過系統仿真驗證了系統的可行性。
上傳時間: 2013-04-24
上傳用戶:小楊高1
現代數字信號處理對實時性提出了很高的要求,當最快的數字信號處理器(DSP)仍無法達到速度要求時,唯一的選擇是增加處理器的數目,或采用客戶定制的門陣列產品。隨著可編程邏輯器件技術的發展,具有強大并行處理能力的現場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優勢。本文以此為背景,研究了基于FPGA的快速傅立葉變換、數字濾波、相關運算等數字信號處理算法的高效實現。 首先,針對圖像聲納實時性的要求和FPGA片內資源的限制,設計了級聯和并行遞歸兩種結構的FFT處理器。文中詳細討論了利用流水線技術和并行處理技術提高FFT處理器運算速度的方法,并針對蝶形運算的特點提出了一些優化和改進措施。 其次,分析了具有相同結構的數字濾波和相關運算的特點,采用了有乘法器和無乘法器兩種結構實現乘累加(MAC)運算。無乘法器結構采用分布式算法(DA),將乘法運算轉化為FPGA易于實現的查表和移位累加操作,顯著提高了運算效率。此外,還對相關運算的時域多MAC方法及頻域FFT方法進行了研究。 最后,完成了圖像聲納預處理模塊。在一片EP2S60上實現了對160路信號的接收、濾波、正交變換以及發送等處理。實驗表明,本論文所有算法均達到了設計要求。
上傳時間: 2013-06-09
上傳用戶:zgu489