在數(shù)字通信中，采用差錯控制技術(shù)(糾錯碼)是提高信號傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu)；而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu)，還利用了信道的統(tǒng)計特性，能充分發(fā)揮卷積碼的特點(diǎn)，使譯碼錯誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計是由高性能的復(fù)雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達(dá)到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對卷積碼編碼和Viterbi譯碼的設(shè)計原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時，將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過程中。 首先，簡要介紹了卷積碼的基礎(chǔ)知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次，討論了交織和解交織技術(shù)及其在糾錯碼中的應(yīng)用。然后，介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設(shè)計方法和設(shè)計規(guī)則。再有，對基于FPGA的維特比譯碼器各個模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進(jìn)行了仿真，并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了設(shè)計要求，從而驗(yàn)證了譯碼器設(shè)計的可靠性，所設(shè)計基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱龊稀?/p>
上傳時間： 2013-04-24
上傳用戶：zhenyushaw
隨著信號處理技術(shù)的進(jìn)步和電子技術(shù)的發(fā)展，雷達(dá)信號偵察接收機(jī)逐漸從模擬體制向數(shù)字體制轉(zhuǎn)變。軟件無線電概念的提出，促使雷達(dá)偵察接收機(jī)朝大帶寬、全截獲方向發(fā)展，現(xiàn)有的串行信號處理體制已經(jīng)很難滿足系統(tǒng)要求。FPGA器件的出現(xiàn)，為實(shí)現(xiàn)寬帶雷達(dá)信號偵察數(shù)字接收機(jī)提供了硬件支持。 本文結(jié)合FPGA芯片特點(diǎn)，在前人研究基礎(chǔ)上，從算法和硬件實(shí)現(xiàn)兩方面，對雷達(dá)信號偵察數(shù)字接收機(jī)若干關(guān)鍵技術(shù)進(jìn)行了研究和創(chuàng)新，主要研究內(nèi)容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設(shè)計聯(lián)合仿真技術(shù)。這種聯(lián)合仿真技術(shù)，大大提高了基于FPGA的雷達(dá)信號偵察數(shù)字接收機(jī)的設(shè)計效率。 2)給出了一種基于FFT/IFFT的寬帶數(shù)字正交變換算法，并將該算法在FPGA中進(jìn)行了硬件實(shí)現(xiàn)，設(shè)計可對600MHz帶寬內(nèi)的輸入信號進(jìn)行實(shí)時正交變換。 3)提出了一種全并行結(jié)構(gòu)FFT的FPGA實(shí)現(xiàn)方案，并將其在FPGA芯片中進(jìn)行了硬件實(shí)現(xiàn)，設(shè)計能夠在一個時鐘周期內(nèi)完成32點(diǎn)并行FFT運(yùn)算，滿足了數(shù)字信道化接收機(jī)對數(shù)據(jù)處理速度的要求。 4)提出了一種自相關(guān)信號檢測FPGA實(shí)現(xiàn)方案，通過改變FIFO長度改變自相關(guān)運(yùn)算點(diǎn)數(shù)，實(shí)現(xiàn)了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測結(jié)果的可靠性。 5)在單通道自相關(guān)信號檢測算法基礎(chǔ)上，提出采用三路并行檢測，每路采用不同的相關(guān)點(diǎn)數(shù)和檢測門限，再綜合考慮三路檢測結(jié)果，得到最終檢測結(jié)果。給出了算法FPGA實(shí)現(xiàn)過程，并對設(shè)計進(jìn)行了聯(lián)合時序仿真，提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進(jìn)行插值的快速高精度頻率估計方法，并將該算法在FPGA硬件中進(jìn)行了實(shí)現(xiàn)。通過利用FFT運(yùn)算后的實(shí)/虛部最大值進(jìn)行插值，降低了硬件資源消耗、縮短了運(yùn)算延遲。 7)結(jié)合4)、5)、6)中的研究成果，完成了對雷達(dá)脈沖信號到達(dá)時間、終止時間、脈沖寬度和脈沖頻率的估計，最終在一塊FPGA芯片內(nèi)實(shí)現(xiàn)了一個精簡的雷達(dá)信號偵察數(shù)字接收機(jī)，并在微波暗室中進(jìn)行了測試。
標(biāo)簽： FPGA 雷達(dá)信號 數(shù)字接收機(jī)
上傳時間： 2013-06-13
上傳用戶：Divine
汽車工業(yè)在國民經(jīng)濟(jì)增長中發(fā)揮著越來越重要的作用。近幾年，雖然我國的汽車工業(yè)已經(jīng)得到了飛速的發(fā)展，但汽車ECU(Electronic Control Unit)的設(shè)計制造一直無法實(shí)現(xiàn)國產(chǎn)化，嚴(yán)重制約了汽車工業(yè)的發(fā)展。針對這個現(xiàn)狀，本課題對于ECU的設(shè)計進(jìn)行了初步研究。首次嘗試了基于SOPC技術(shù)的ECU系統(tǒng)設(shè)計，并利用dSPACE實(shí)時仿真發(fā)動機(jī)，完成了ECU的硬件在回路仿真，對控制效果進(jìn)行了測試和分析。 目前，市場上的ECU系統(tǒng)都是基于專用單片機(jī)的。本文首先對現(xiàn)有的汽車發(fā)動機(jī)控制器結(jié)構(gòu)進(jìn)行了分析比較，總結(jié)出ECU的主要組成部件；而后通過各類方案的對比，確定了本課題采用基于FPGA的嵌入NIOS Ⅱ軟核的SOPC技術(shù)方案。 之后，進(jìn)行了汽車發(fā)動機(jī)模型搭建和控制算法的設(shè)計。發(fā)動機(jī)模型以Hendricks提出的均值模型為基礎(chǔ)，參考mathworks公司的發(fā)動機(jī)建模方案進(jìn)行設(shè)計。并在該模型基礎(chǔ)上，參考Fekete提出的針對多缸發(fā)動機(jī)的基于模型的空燃比控制策略和mathworks發(fā)動機(jī)控制方案，建立了以控制空燃比為核心的發(fā)動機(jī)噴油控制算法。并通過simulink的仿真，驗(yàn)證了模型和算法的合理有效性。 基于系統(tǒng)設(shè)計總體方案，完成了ECU硬件電路設(shè)計，并在該系統(tǒng)中完成了上述算法的移植和優(yōu)化。最后，利用dSPACE實(shí)時仿真發(fā)動機(jī)，進(jìn)行ECU的硬件在回路仿真，對本文設(shè)計的ECU系統(tǒng)進(jìn)行了測試。證實(shí)了該ECU方案在空燃比控制方面取得了較好的效果。 本論文以大量的圖示形式介紹了發(fā)動機(jī)模型和系統(tǒng)軟硬件設(shè)計，使得系統(tǒng)結(jié)構(gòu)和軟件流程等一目了然，淺顯易懂。同時論文中采用的基于SOPC技術(shù)的ECU設(shè)計具有一定創(chuàng)新性，對于其他ECU系統(tǒng)的開發(fā)和設(shè)計具有一定指導(dǎo)意義。
標(biāo)簽： FPGA 汽車發(fā)動機(jī) 控制器
上傳時間： 2013-07-11
上傳用戶：小眼睛LSL
雷達(dá)即無線電探測和測距。雷達(dá)裝在船上用于航行避讓、船舶定位和引航的稱為船用導(dǎo)航雷達(dá)。船用導(dǎo)航雷達(dá)是測定本船位置和預(yù)防沖撞事故所不可缺少的系統(tǒng)。它能夠準(zhǔn)確捕獲其它船只、陸地、航線標(biāo)志等物標(biāo)信息，并將其顯示在顯示屏上。 本文圍繞船用導(dǎo)航雷達(dá)展開了研究，研究內(nèi)容分為以下幾個部分： 首先介紹了雷達(dá)的概念、基本原理和主要應(yīng)用，而且詳細(xì)敘述了船用導(dǎo)航雷達(dá)的發(fā)展和工作原理及特性。 然后根據(jù)雷達(dá)的基本原理和船用導(dǎo)航雷達(dá)的特點(diǎn)，設(shè)計了基于FPGA、ARM、DSP的船用導(dǎo)航雷達(dá)系統(tǒng)，并采用了DDR SDRAM存儲器。ARM、DSP和FPGA是當(dāng)今主流的高速數(shù)字信號處理芯片，滿足了船用導(dǎo)航雷達(dá)系統(tǒng)的要求。 最后根據(jù)VGA顯示器的原理和雷達(dá)圖像的疊加原理，實(shí)現(xiàn)了基于FPGA的VGA雷達(dá)圖像疊加顯示，并得到了所需的雷達(dá)圖像。從結(jié)果可以看出，本系統(tǒng)的設(shè)計是符合要求的。
標(biāo)簽： FPGA 嵌入式 導(dǎo)航雷達(dá) 顯示系統(tǒng)
上傳時間： 2013-07-20
上傳用戶：dwzjt
軟件無線電(SDR)
標(biāo)簽： FPGA 全數(shù)字 擴(kuò)頻 收發(fā)機(jī)
上傳時間： 2013-06-13
上傳用戶：linlin
目前，數(shù)字信號處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域，信號處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性，在超高速信號處理和實(shí)時測控方面有非常廣泛的應(yīng)用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理，對FPGA進(jìn)行選型，設(shè)計了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個控制系統(tǒng)分為三個部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊。 多通道采樣控制模塊的設(shè)計。利用4片AD7506和一片AD7862對64路模擬量進(jìn)行周期采樣，分別設(shè)計了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計。FFT算法在數(shù)字信號處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對各個模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲控制模塊的設(shè)計。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進(jìn)行存儲，設(shè)計了FPGA與閃存的硬件連接，設(shè)計了存儲控制模塊。 本文對FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊進(jìn)行設(shè)計和仿真。設(shè)計采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對實(shí)時信號的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時間： 2013-07-06
上傳用戶：eclipse
隨著計算機(jī)技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場等多個領(lǐng)域。同時，F(xiàn)PGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)部實(shí)現(xiàn)復(fù)雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時分復(fù)用和無損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時傳輸8路以上視頻信號。系統(tǒng)在總體設(shè)計時，確定了基于FPGA的設(shè)計方案，采用ADI公司的AD9280和AD9708芯片實(shí)現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實(shí)現(xiàn)系統(tǒng)的時分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實(shí)現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設(shè)計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實(shí)現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對FPGA模塊進(jìn)行了功能仿真和時序仿真，并在Spartan-3E開發(fā)板和視頻擴(kuò)展板上完成了系統(tǒng)的硬件調(diào)試與驗(yàn)證工作，實(shí)驗(yàn)證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實(shí)時傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個領(lǐng)域。 本文將視頻壓縮和線路碼編解碼在FPGA里實(shí)現(xiàn)，利用FPGA的并行處理優(yōu)勢，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強(qiáng)、調(diào)試方便、抗干擾能力強(qiáng)、易于升級等特點(diǎn)。
標(biāo)簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：gzming
隨著微電子技術(shù)的高速發(fā)展，實(shí)時圖像處理在多媒體、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用。FPGA就是硬件處理實(shí)時圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用系統(tǒng)的研究將成為信息產(chǎn)業(yè)的新熱點(diǎn)。 本文詳細(xì)介紹了一種實(shí)時監(jiān)控圖像處理系統(tǒng)的設(shè)計方案，實(shí)現(xiàn)了具有前端視頻采集系統(tǒng)、圖像預(yù)處理功能系統(tǒng)、圖像顯示系統(tǒng)。該系統(tǒng)采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、視頻解碼模塊、I
上傳時間： 2013-06-20
上傳用戶：wc412467303
圖像處理技術(shù)是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。目前，數(shù)字圖像處理技術(shù)被廣泛應(yīng)用于航空航體、通信、醫(yī)學(xué)及工業(yè)生產(chǎn)領(lǐng)域中。圖像處理系統(tǒng)的硬件實(shí)現(xiàn)一般來講有三種方式：專用的圖像處理器件主要有專用集成芯片(Application SpecificIntegrated Circuit)、數(shù)字信號處理器(Digital Signal Process)和現(xiàn)場可編程門陣列(FieldProgrammable GateArray)以及相關(guān)電路組成。它們可以實(shí)時高速完成各種圖像處理算法。圖像處理中，低層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)果相對比較簡單。相對于其他兩種系統(tǒng)，基于FPGA的圖像處理系統(tǒng)非常合適用于圖像的預(yù)處理。 本文設(shè)計了一種基于FPGA的圖像處理系統(tǒng)。它的主要功能有：對攝像頭送來的視頻數(shù)據(jù)進(jìn)行采集，并把它數(shù)字化；實(shí)現(xiàn)中值濾波和邊緣檢測這兩種圖像增強(qiáng)算法；將數(shù)字視頻信號轉(zhuǎn)換為模擬信號。 圖像處理系統(tǒng)由主處理器單元、圖像編碼單元和圖像解碼單元三部分組成。FPGA作為整個系統(tǒng)的核心器件，不僅要模擬出12C總線協(xié)議，完成視頻解碼芯片和編碼芯片的初始化；還要對視頻流同步信號提取，實(shí)現(xiàn)圖像采集控制，并將圖像信號存儲在SRAM中；圖像增強(qiáng)算法也是在FPGA中實(shí)現(xiàn)。采用PHILIPS公司的專用視頻解碼芯片SAA7111A將模擬視頻轉(zhuǎn)化數(shù)字視頻；視頻編碼芯片SAA7121完成數(shù)字視頻到模擬視頻的轉(zhuǎn)化。
標(biāo)簽： FPGA 圖像處理系統(tǒng)
上傳時間： 2013-07-19
上傳用戶：標(biāo)點(diǎn)符號
由于旋轉(zhuǎn)變壓器的高精度高可靠性等特點(diǎn)，廣泛的應(yīng)用于如航空、航天、船舶、兵器、雷達(dá)、通訊等領(lǐng)域。旋轉(zhuǎn)變壓器輸出模擬量交流信號，經(jīng)過數(shù)字處理轉(zhuǎn)換為數(shù)字角度信號才能進(jìn)入計算機(jī)或其他控制系統(tǒng)，而這種數(shù)字處理比較復(fù)雜，采用專用的旋轉(zhuǎn)變壓器解碼芯片想達(dá)到理想的精度通常需要較高的成本，限制了它在其他領(lǐng)域的應(yīng)用。傳統(tǒng)的角測量系統(tǒng)面臨的問題有：體積、重量、功耗偏大，調(diào)試、誤差補(bǔ)償試驗(yàn)復(fù)雜，費(fèi)用較高。 現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計的規(guī)模和集成度不斷提高。同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 本文的目的是研究利用FPGA實(shí)現(xiàn)旋轉(zhuǎn)變壓器的硬件解碼算法，設(shè)計基于FPGA的旋轉(zhuǎn)變壓器解碼系統(tǒng)。 在本文所設(shè)計的系統(tǒng)中，通過FPGA芯片產(chǎn)生旋轉(zhuǎn)變壓器的激勵信號，再控制A/D轉(zhuǎn)換器對旋轉(zhuǎn)變壓器的模擬信號的數(shù)據(jù)進(jìn)行采樣和轉(zhuǎn)換，并對轉(zhuǎn)換完的數(shù)據(jù)進(jìn)行濾波處理，使用基于CORDIC算法流水線結(jié)構(gòu)設(shè)計的反正切函數(shù)模塊解算出偏轉(zhuǎn)角θ，最后通過串行口將解算的偏差角數(shù)據(jù)輸出。本文還分析了該系統(tǒng)誤差產(chǎn)生的原因和提高系統(tǒng)精度的方法。 實(shí)驗(yàn)結(jié)果表明，本文所設(shè)計的旋轉(zhuǎn)變壓器解碼器的硬件組成和軟件實(shí)現(xiàn)基本能夠較精確的完成上述的信號轉(zhuǎn)換和數(shù)據(jù)運(yùn)算。
標(biāo)簽： FPGA 旋轉(zhuǎn)變壓器 解碼 算法
上傳時間： 2013-05-23
上傳用戶：gdgzhym
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
